发明名称 存储器访问保护
摘要 本发明提供了一种用于控制对具有用于存储数据值的多个存储单元的存储器的访问的数据处理装置,每个存储单元具有一个对应的地址。该装置包括:地址范围存贮器,用于存储用于识别所述存储器中的多个逻辑区域的地址范围的信息;以及属性存贮器,用于存储每个逻辑区域的用来控制对所述逻辑区域内的存储单元的访问的属性。依据最佳实施例,这些逻辑区域中的一个或多个相互重叠。此外,提供了地址比较器逻辑,用于将由处理器发出的一个对应于所述存储单元中的一个的地址与所述多个逻辑区域的地址范围进行比较,并且,如果一个或多个逻辑区域包含所述地址,用于产生一个指示这些包含所述地址的逻辑区域的信号。属性确定逻辑响应于由地址比较器逻辑产生的信号,运用预先确定的优先权标准来确定哪一个包含所述地址的逻辑区域具有最高的优先权,从而使用属性存贮器中对应于该最高优先权区域的属性来控制对由所述地址指定的存储单元的访问。依据本发明,可以定义重叠的逻辑区域,并将相对优先权指定给每个逻辑区域。如果处理器指定一个落入两个或多个逻辑区域内的地址,则使用优先权标准来确定哪一个逻辑区域具有最高优先权。每个逻辑区域具有为该区域指定的多个属性,这些属性用于控制对该逻辑区域内的存储单元的访问。根据对哪一个区域具有最高优先权的确定,则使用该最高优先权区域的属性来控制对由处理器指定的特定存储单元的访问。
申请公布号 CN1118027C 申请公布日期 2003.08.13
申请号 CN98804655.5 申请日期 1998.02.03
申请人 ARM有限公司 发明人 S·A·西格斯
分类号 G06F12/14 主分类号 G06F12/14
代理机构 中国专利代理(香港)有限公司 代理人 王勇;王忠忠
主权项 1.一种用于控制对具有存储数据值的多个存储单元的存储器的访问的数据处理装置,每个存储单元具有一个对应的地址,该装置包括:地址范围存储器,用于存储用于识别所述存储器中的多个逻辑区域的地址范围的信息;属性存储器,用于存储每个逻辑区域的用来控制对所述逻辑区域内的存储单元的访问的属性;地址比较器逻辑,用于将由处理器发出的一个对应于所述存储单元中的一个的地址与所述多个逻辑区域的地址范围进行比较,并且,如果一个或多个逻辑区域包含所述地址,用于产生一个指示这些包含所述地址的逻辑区域的信号;属性确定逻辑,响应于由地址比较器逻辑产生的信号,运用预先确定的优先权标准来确定哪一个包含所述地址的逻辑区域具有最高的优先权,并输出属性存储器中对应于该最高优先权区域的属性,用于控制对由所述地址指定的存储单元的访问;一个所述逻辑区域为覆盖整个存储器并具有所述逻辑区域的最低优先权的背景区域,从而如果由处理器发出的地址对应于一个未处于任何其他逻辑区域内的存储单元,则属性确定逻辑被安排为输出与该背景区域相联系的属性。
地址 英国剑桥郡