发明名称 绝缘栅型半导体器件及其制法
摘要 一种绝缘栅型半导体器件,包括:(a)含漏区(26)、基区(24)及源区(25)的半导体区(21),第一槽(27a)穿过源区并深入基区中间;(b)形成在半导体区上的栅绝缘膜(28);(c)形成在栅绝缘膜上的栅极(29),还包括:(d)形成在半导体区上的场绝缘膜(43);(e)形成在场绝缘膜上与栅极电连接且与第二槽(27b)同时形成的第一栅线层(44);(f)与栅极绝缘但与第一槽内表面和基区部分表面电连接的源极(31);(g)与第二槽内表面和第一栅线层部分表面电连接的第二栅线层(45)。
申请公布号 CN1118102C 申请公布日期 2003.08.13
申请号 CN98120865.7 申请日期 1998.09.26
申请人 恩益禧电子股份有限公司 发明人 坂井英子郎;山岸和夫;德野秀幸;坂口晴城
分类号 H01L29/78;H01L21/336 主分类号 H01L29/78
代理机构 中国专利代理(香港)有限公司 代理人 张志醒;王忠忠
主权项 1.一种绝缘栅型半导体器件,包括:(a)半导体区(21),含有漏区(26)、形成在所述漏区(26)表面处的基区(24)、以及形成在所述基区(24)表面处的源区(25),穿过所述源区(25)并深入所述基区(24)中间形成第一槽(27a);(b)栅绝缘膜(28),部分覆盖住所述源区(25)暴露的表面,完全覆盖住所述基区(24)暴露的表面,并部分覆盖住所述漏区(26)暴露的表面;和(c)栅极(29),形成在所述栅绝缘膜(28)上,其特征在于,所述半导体区(21)限定出一个单元区(A)和一个场区(B),其中所述单元区(A)含有所述漏区(26)、所述基区(24)和所述源区(25),并且所述半导体器件还包括:(d)场绝缘膜(43),形成在所述场区(B)中的所述半导体区(21)上;(e)第一栅线层(44),形成在所述场绝缘膜(43)上,与所述栅极(29)电连接,所述第一栅线层(44)中形成有第二槽(27b);(f)源极(31),与所述栅极(29)电绝缘,但通过所述第一槽(27a)的内表面既与所述源区(25)又与所述基区(24)电连接;以及(g)第二栅线层(45),与所述第二槽(27b)的内表面和所述第一栅线层(44)的一部分表面电连接。
地址 日本神奈川县川崎市