覆晶封装基板及覆晶芯片

摘要

本实用新型涉及一种覆晶封装基板，主要将信号凸块垫、电源凸块垫及接地凸块垫分组成许多内层凸块垫排，并依序排列于由核心凸块垫群组的同一侧的外围，使得电源凸块垫排及接地凸块垫排穿插配设于信号凸块垫排之间，用以提升芯片接合至覆晶封装基板之后的电气效能。此外，覆晶封装基板更对应二相邻外层凸块垫的最短间距来规划外层凸块垫的位置，用以缩小覆晶封装基板的覆晶接合区域。另外，覆晶芯片对应上述的覆晶封装基板的凸块垫的位置，而将多个焊垫配置于芯片的主动表面上，用以提升芯片的电气效能，并同时缩小芯片的面积。

主权项

1.一种覆晶封装基板，其特征在于，包括：图案化的多个导线层，依序相互重叠；至少一绝缘层，配设于二相邻的这些导线层之间，隔离这些导线层，并与这些导线层相互交错叠合；以及至少一导电插塞，贯穿该绝缘层，电性连接这些导电层，其中这些导线层的最顶层具有：一核心凸块垫群组；多个内层凸块垫排，依序排列于该核心凸块垫群组的外围，且这些内层凸块垫排的一端邻近该核心凸块垫群组，而这些内层凸块垫排分别具有多个内层凸块垫，且这些内层凸块垫排分别为选自于由信号凸块垫排、电源凸块垫排及接地凸块垫排所组成族群之一；以及多个外层凸块垫排，由内而外依序排列于这些内层凸块垫排的另一端的外围，且这些外层凸块垫排分别具有多个外层凸块垫，而这些外层凸块垫排由内而外依序为第一外层凸块垫排、第二外层凸块垫排及第三外层凸块垫排，其中该第二外层凸块垫排的该些外层凸块垫的最短间距可容许该导线层的至少一导线通过，且该第二外层凸块垫排的这些外层凸块垫与第三外层凸块垫排的这些外层凸块垫的最短间距可容许该导线层的至少一导线通过，而该第三外层凸块垫排的这些外层凸块垫的最短间距可容许该导线层的至少二导线通过。