| 主权项 |
1.一种凸块与记忆体雷射修补制程,该凸块与记忆体雷射修补制程包含有下列步骤:提供一半导体晶片,该半导体晶片包含有一基底,一积体电路(integrated circuit)以及至少一电连接于该积体电路之凸块焊垫形成于该基底上;于该凸块焊垫表面形成一第一介电层;进行一黄光暨蚀刻制程以于该第一介电层中形成一接触洞(contact hole)并暴露部分之该凸块焊垫;于该接触洞以外之该半导体晶片表面形成一第二介电层;进行一凸块底层金属层制程(under bump metallurgy,UBM),以于该接触洞表面形成一金属层;于该金属层上相对该接触洞的位置形成一焊料凸块(solder bump);以及进行一接合制程,以完成该半导体晶片与一构装基板之接合。2.如申请专利范围第1项之凸块与记忆体雷射修补制程,其中该半导体晶片另包含有:复数个熔丝结构电连接于该积体电路;至少一对准结构(alignment key);以及一矽氧层形成于该等熔丝结构以及该对准结构表面。3.如申请专利范围第2项之凸块与记忆体雷射修补制程,其中于该接触洞以外之该半导体晶片表面形成该第二介电层的方法另包含有下列步骤:于该半导体晶片表面形成该第二介电层;以及进行一蚀刻制程,以去除该接触洞表面、该熔丝结构以及该对准结构表面之该第二介电层。4.如申请专利范围第2项之凸块与记忆体雷射修补制程,其中该积体电路另包含有一埋藏式记忆体(embeddedmemory)阵列。5.如申请专利范围第1项之凸块与记忆体雷射修补制程,其中在形成该焊料凸块之后,另包含有一电路测试(circuit probing)程序以及一雷射修补(laser repair)制程,且该电路测试制程系利用一探测针(probing tip)电连接该焊料凸块以进行该电路测试制程。6.如申请专利范围第1项之凸块与记忆体雷射修补制程,其中该第二介电层包含有benzocyclobutene(BCB)、polyimide(PI)或是BCB+PI或是其它功能类似之绝缘材料。7.一种凸块与记忆体雷射修补制程,该凸块与记忆体雷射修补制程制程包含有下列步骤:提供一半导体晶片,该半导体晶片包含有一基底,一积体电路(integrated circuit)以及至少一电连接于该积体电路之凸块焊垫形成于该基底上;于该凸块焊垫表面形成一介电层;进行一蚀刻制程以于该介电层中形成一接触洞(contact hole)并暴露部分之该凸块焊垫;进行一凸块底层金属层制程(under bump metallurgy,UBM),以于该接触洞表面形成一金属层;于该金属层上相对该接触洞的位置形成一焊料凸块(solder bump);以及进行一接合制程,以完成该半导体晶片与一构装基板之接合。8.如申请专利范围第7项之凸块与记忆体雷射修补制程,其中该半导体晶片另包含有:复数个熔丝结构电连接于该积体电路;至少一对准结构(alignment key);以及一矽氧层形成于该等熔丝结构以及该对准结构表面。9.如申请专利范围第8项之凸块与记忆体雷射修补制程,其中该积体电路另包含有一埋藏式记忆体(embedded memory)阵列。10.如申请专利范围第7项之凸块与记忆体雷射修补制程,其中在形成该焊料凸块之后,另包含一电路测试(circuit probing)程序以及一雷射修补(laser repair)制程,且该电路测试制程系利用一探测针(probing tip)电连接该焊料凸块以进行该电路测试制程。图式简单说明:图一至图四为习知于一半导体晶片上进行一凸块与记忆体雷射修补制程之示意图。图五至图七为本发明于一半导体晶片上进行一凸块与记忆体雷射修补制程之第一实施例示意图。图八为本发明于一半导体晶片上进行一凸块与记忆体雷射修补制程之第二实施例的示意图。 |
