| 主权项 |
1.一种检测头,包含:具有第一表面及相对的第二表面之基底;嵌于该基底内之导电平面;多个配置于该第一表面之端子;多个配置于该第二表面且电子连接至该多个端子之讯号垫;以及配置于该讯号垫的垫之间之该第二表面上且电子连接至该导电平面之导电区,该导电区系自该多个讯号垫电子绝缘。2.如申请专利范围第1项的检测头,其中该导电区包含导电平面。3.如申请专利范围第2项的检测头,其中该导电区包含多个配置该多个讯号垫之开口。4.如申请专利范围第3项的检测头,其中各该开口以2至20密尔的范围提供间隔于配置于其内之该讯号垫及该导电平面之间。5.如申请专利范围第2项的检测头,其中该多个讯号垫系以二维阵列配置。6.如申请专利范围第5项的检测头,其中该多个讯号垫系以20至100密尔的范围之间距配置。7.如申请专利范围第1项的检测头,其中该导电区包含多个接地垫。8.如申请专利范围第7项的检测头,其中该至少一讯号垫系配置于各该多个接地垫之间。9.如申请专利范围第7项的检测头,其中该多个讯号垫系以二维阵列配置。10.如申请专利范围第9项的检测头,其中该相邻讯号垫系以2至15密尔的范围彼此隔开。11.如申请专利范围第9项的检测头,其中该多个讯号垫系以15至50密尔的范围之间距配置。12.如申请专利范围第7项的检测头,其中该多个讯号垫及该多个接地垫系以图样配置于该基底的该第二表面上,包含:包含配置于至少两讯号垫间之接地垫之子图样;以及二维阵列的该子图样。13.如申请专利范围第12项的检测头,其中该子图样包含配置于四个讯号垫间之接地垫。14.一种制造检测卡组件的方法,包含:提供该检测卡组件的第一配件当作预制配件,该第一配件包含基底以及该基底的第一表面上之第一经型样导电层,该第一经型样导电层包含:多个电子连接至多个配置于该基底的第二表面上之端子之讯号垫,且电子连接至嵌于该基底内之导电平面之导电区,该多个讯号垫系自该导电区及该经嵌入的平面电子绝缘;之后接收由该检测卡组件测试之半导体装置有关之设计资料,该设计资料包括该半导体装置上之测试点的位置,形成多个接触元件垫于配置以对应于于该半导体装置上之该测试点的该位置且电子连接至第一子组该讯号垫之该第一电子配件上;电子连接自第二组该讯号垫之讯号垫至该导电区;以及加多个接触该半导体装置上之该测试点之接触元件至该多个接触元件垫。15.如申请专利范围第14项的方法,其中该导电区包含接地平面。16.如申请专利范围第15项的方法,其中该接地平面包含多个配置该多个讯号垫之开口。17.如申请专利范围第14项的方法,其中该导电区包含多个接地垫。18.如申请专利范围第14项的方法,进一步包含:形成多个电子配件垫于该第一电子配件上;以及配置至少一电子配件于该多个垫上。19.如申请专利范围第18项的方法,其中该至少一电子配件是电容器。20.如申请专利范围第14项的方法,进一步包含自该第二组的该讯号垫之多个讯号垫电子连接至该导电区。21.如申请专利范围第14项的方法,其中至少该测试点的其中之一自该半导体装置的表面突出,且该多个接触元件包括至少一安装以接触该突出测试点之对应的接触元件。22.如申请专利范围第21项的方法,其中该至少一对应的接触元件系选自垫,凹处,及槽构成之群组。23.如申请专利范围第14项的方法,进一步包含组合该第一配件与至少一其它配件以形成该检测卡组件。24.如申请专利范围第23项的方法,其中该至少一其它配件是安装以与半导体测试器做电子连接之印刷电路板,基板,以及自半导体测试器具有缆线之介面的其中之一。25.如申请专利范围第14项的方法,进一步包含形成绝缘层于该第一经型样导电层之上,且形成该多个接触元件垫于该绝缘层上。26.一种检测头,包含:具有第一表面及相对的第二表面之基底;多个配置于该第二表面之端子;以及多个电子连接至该多个端子且以至少某些该讯号垫相邻的垫之间隔随该第一配件上之该相邻垫的其中之一的位置变化而配置于该第一表面之讯号垫。27.如申请专利范围第26项的检测头,其中该至少某些该多个垫的该相邻垫间之间隔随自该基底上之参考位置之该垫的距离而增加。28.如申请专利范围第26项的检测头,其中该至少某些该多个垫的尺寸随该基底上之该垫的位置而变化。29.如申请专利范围第28项的检测头,其中该至少某些该多个垫的尺寸随自该基底上之参考位置之该垫的距离而增加。30.一种制造检测卡组件的方法,包含:提供该检测卡组件的第一配件当作预制配件,该第一配件包含多个讯号垫,至少某些自相邻垫之讯号垫的间隔随该第一配件上之该讯号垫的位置而变化;之后接收由该检测卡组件测试之半导体装置有关之设计资料,该设计资料包括该半导体装置上之测试点的位置,形成多个接触元件垫于配置以对应于该半导体装置上之该测试点的该位置之该第一电子配件上,该接触元件垫的其中之一系电子连接至该多个讯号垫的其中之一;以及加多个接触该半导体装置上之该测试点之接触元件至该多个接触元件垫。31.如申请专利范围第30项的方法,进一步包含组合该第一配件与至少一其它配件以形成该检测卡组件。32.如申请专利范围第31项的方法,其中该至少一其它配件是安装以与半导体测试器做电子连接之印刷电路板,基板,以及自半导体测试器具有缆线之介面的其中之一。33.如申请专利范围第30项的方法,其中至少该测试点的其中之一自该半导体装置的表面突出,且该多个接触元件包括至少一安装以接触该突出测试点之对应的接触元件。34.如申请专利范围第31项的方法,其中该至少一对应的接触元件系选自垫,凹处,及槽构成之群组。35.如申请专利范围第30项的方法,其中该至少某些该多个垫的尺寸随该第一配件上之该垫的位置而变化。36.如申请专利范围第35项的方法,其中该至少某些该多个垫的尺寸随自该第一配件上之参考位置之该垫的距离而增加。37.如申请专利范围第30项的方法,其中该至少某些该多个垫的相邻垫间之该间隔随自该第一配件上之参考位置之该垫的距离而增加。图式简单说明:图1示例设计与制造半导体装置有关之普遍活动的典型流程的概要。图2示例用以测试半导体装置之典型的测试系统经简化的方块图。图3示例典型的检测卡组件与测试下之半导体装置的横截面。图4示例本发明的示范实施例。图5示例执行图4的步骤402之示范步骤。图6示例示范预制的印刷电路板与检测头台。图7示例执行图4的步骤408之示范步骤。图8A示例加客制化至检测头台的示范实施例。图8B示例接于印刷电路板之客制化的检测头台。图9A示例应用至检测头台的两侧之客制化。图9B示例接于印刷电路板之客制化的检测头台。图10A示例形成电路元件于客制化层。图10B示例选择地加电路元件至客制化部分。图11A,11B,及11C示例具有内嵌的去耦平面基板之示范检测头台。图12示例图11A,11B,11C之平面基板的选择连接以形成较大的去耦平面。图13A与13B示例具有阻抗变更平面基板之示范检测头台。图14示例包括基板(interposer)之检测卡组件。图15示例包括测试器缆线介面之检测卡组件。图16示例示范的预制检测头台。图17是图16的横截面图。图18示例加客制化至图17的示范检测头台的示范方式。图19A与19B是图18的横截面图。图20示例加另外的客制化至图17的示范检测头台的示范方式。图21A与21B是图20的横截面图。图22示例加示范探针与电子零件至图17的示范检测头台。图23是图22的横截面图。图24示例示范的预制检测头台。图25A与25B是图24的横截面图。图26示例加客制化至图24的示范检测头台的示范方式。图27A,27B与27C是图26的横截面图。图28示例加示范探针与电子零件至图24的示范检测头台。图29A与29B是图28的横截面图。图30示例示范的预制检测头台。图31-34示例图30的检测头台的部分图。图35示例加客制化至图30的示范检测头台。 |
