| 主权项 |
1.一种追踪电路,内藏于微电脑中,并内藏在执行程式除错之除错电路中,随着滙流排时脉信号追踪微电脑的滙流排上的资料,并透过专用端子将追踪结果输出到模拟器,其特征在于包括:复数追踪暂存记忆体,随着滙流排时脉信号来贮存上述微电脑的滙流排上的资料;及控制电路,将上述滙流排上的资料依既定的顺序周期性地贮存在上述复数追踪暂存记忆体中,同时依既定的顺序周期性地将上述复数追踪暂存记忆体中的贮存资料加以输出,将此一资料输出入控制与上述滙流排时脉信号同步的执行。2.如申请专利范围第1项之追踪电路,其中上述控制电路,先决定上述滙流排上的资料的位元数、当所决定之位元数较原先设定之位元数短时,将资料贮存在上述复数追踪暂存记忆体中的一部分的追踪暂存记忆体,再依既定的顺序周期性地从这些部分的追踪暂存记忆体将资料输出。3.如申请专利范围第1项之追踪电路,其中使用两个追踪暂存记忆体,将上述滙流排上的资料交替地贮存在上述控制电路中的两个追踪暂存记忆体中,再从上述之两个追踪暂存记忆体将资料交替地输出。4.如申请专利范围第3项之追踪电路,其中上述控制电路先决定上述滙流排上的资料的位元数,当所决定之位元数较原先设定之位元数短时,将资料贮存在上述两个追踪暂存记忆体中的一个追踪暂存记忆体,再从此一追踪暂存记忆体将资料输出。5.如申请专利范围第1.2.3或4项的追踪电路,其中包括位元宽度转换电路,将自复数输出锁定电路所输出的资料的位元宽度加以转换。图式简单说明:[图1]说明此发明中之追踪电路的实施形态1的构成之方块图。[图2]说明实施形态1的动作之各种信号的时脉图。[图3]说明实施形态2的动作之各种信号的时脉图。[图4]说明此发明中之追踪电路的实施形态3的构成之方块图。[图5]说明实施形态3的动作之各种信号的时脉图。[图6]说明先前技术的构成之方块图。[图7]说明先前技术的动作之各种信号的时脉图。 |
