| 主权项 |
1.一种快闪记忆体(flash memory)之感测电路(current-mode sense amplifier),用来依据该快闪记忆体中之记忆单元(memory cell)与一参考单元(reference cell)的电流准位侦测该记忆单元储存之资料,该感测电路包含:一第一电流产生器,用来依据该记忆单元之电流产生一第一电流;一第一电路,电连接于该第一电流产生器,用来依据该第一电流产生器输出之第一电流产生一第一电压,该第一电路之第一端系连接至一电源供应器;一第二电流产生器,用来依据该参考单元之电流产生一第二电流;一第二电路,电连接于该第二电流产生器,用来依据该第二电流产生器输出之第二电流产生一第二电压,该第二电路之第一端系连接至该电源供应器;以及一输出电路,电连接于该第一电路之输出端及该第二电路之输出端,用来依据该第一电压及该第二电压产生一对应于该记忆单元储存之资料之输出讯号;其中该第一电路及该第二电路系经由一开关相互连接,当该开关开启且该第一电路之第二端及该第二电路之第二端浮接时,该第一电路及该第二电路之间的残余电荷会平均地分散至该第一电路之输出端及该第二电路之输出端使该第一电压及该第二电压趋近低于该电源供应器之供应电压及高于一接地端之接地电压的起始电压,当该开关关闭且该第一电路之第二端及该第二电路之第二端连接至该接地端时,该第一电压及该第二电压中之一电压会依据该第一电流及该第二电流升至趋近该供应电压,且该第一电压及该第二电压中之另一电压会依据该第一电流及该第二电流降至趋近该接地电压。2.如申请专利范围第1项所述之感测电路,其中该输出电路包含至少一对反向器或至少一差动放大器。3.如申请专利范围第1项所述之感测电路,其中该第一电路及该第二电路系为相互对称。4.如申请专利范围第1项所述之感测电路,其中该第一电流产生器系为一第一电流镜,用来依据该记忆单元之电流产生该第一电流,该第二电流产生器系为一第二电流镜,用来依据该参考单元之电流产生该第二电流。图式简单说明:图一为习知快闪记忆体之感测电路的电路示意图。图二为本发明第一种快闪记忆体之感测电路的电路示意图。图三为图二所示之感测电路的驱动示意图。图四为图二所示之输出电路的电路示意图。图五为本发明第二种快闪记忆体之感测电路的电路示意图。图六为本发明第三种快闪记忆体之感测电路的电路示意图。图七为本发明第四种快闪记忆体之感测电路的电路示意图。图八为本发明第五种快闪记忆体之感测电路的电路示意图。 |
