| 主权项 |
1.一种控制电路,系分别响应于第1控制信号及第2控制信号,而生成用以控制内部电路之主要信号者;包含有:第1信号处理电路,系用以生成将前述第1控制信号透过滤波器加以信号处理之第1信号者;第2信号处理电路,系用以对前述第1控制信号进行不包含滤波器之信号处理,而生成第2信号者;判优器,系用以输入前述第2信号及前述第2控制信号,且进行两信号之优先判定,而生成判定信号者;及主要信号生成电路,系用以根据前述判定信号,而由该判定信号或前述第1信号生成主要信号者。2.如申请专利范围第1项之控制电路,其中该判优器系依前述第2控制信号而判断前述内部电路是以内部信号为触动脉冲之内部动作,或以前述第1控制信号为触动脉冲之外部动作者。3.如申请专利范围第1或2项之控制电路,其中该滤波器系构造成依调整信号而可改变滤波器値。4.如申请专利范围第3项之控制电路,其中系备有用以生成前述调整信号之滤波器値调整电路。5.如申请专利范围第4项之控制电路,其中该调整电路系由寄存器及设定电路所构成,而,该寄存器系将用以生成前述调整信号之资料加以记忆者;该设定电路系用以于前述寄存器上设定资料者。6.如申请专利范围第4或5项之控制电路,其中该调整电路系用以记忆根据来自外部之控制信号生成前述调整信号之资料者。7.一种半导体记忆装置,系具有自我更新机能者;包含有:第1转移检测电路,系具有一用以除去外部存取要求信号之杂波成分之滤波器,且生成测出该滤波器之输出信号之转移之第1检测信号者;第2转移检测电路,系用以生成测出前述外部存取要求信号之转移之第2检测信号者;判优器,系用以生成一根据前述第2检测信号及内部更新要求信号,而显示外部存取要求与内部存取要求中何者优先之判定信号者;主要信号生成电路,系用以根据前述判定信号,而由前述第1检测信号或前述判定信号生成主要信号者。8.一种半导体记忆装置,系具有自我更新机能者;包含有:第1转移检测电路,系具有一用以除去外部存取要求信号之杂波成分之滤波器,生成测出该滤波器之输出信号之转移之第1检测信号者;第2转移检测电路,系用以生成测出前述外部存取要求信号之转移之第2检测信号者;主要信号生成电路,系用以根据前述判定信号,而由前述第1检测信号或前述判定信号生成主要信号者;第1位址转移检测电路,系具有一用以除去外部存取要求信号之杂波成分之滤波器,且生成测出该滤波器之输出信号之转移之第1位址检测信号者;第2位址转移检测电路,系用以生成测出前述外部存取要求信号之转移之第2地址检测信号者;第1信号合成电路,系用以对前述第1检测信号及前述第1位址检测信号进行逻辑合成者;第2信号合成电路,系用以对前述第2检测信号及前述第2位址检测信号进行逻辑合成者;及判优器,系用以对前述第2信号合成电路之输出信号及前述内部更新要求信号进行逻辑合成,而生成一用以显示外部存取要求及内部更新要求中何者优先之判定信号者。9.如申请专利范围第7或8项之半导体记忆装置,其中该滤波器系构造成依调整信号而可变更滤波器値。10.如申请专利范围第9项之半导体记忆装置,其中系备有用以生成前述调整信号之滤波器値调整电路。图式简单说明:第1图系第1实施态样之半导体装置之部分块状电路图。第2图系第1实施态样之半导体记忆装置之部分块状电路图。第3图系输入缓冲器之电路图。第4图系滤波器之电路图。第5图系另一滤波器之电路图。第6图系迁移检测电路之电路图。第7图系控制解码器之电路图。第8图系迁移检测信号生成电路之电路图。第9图系外部活动闭锁信号生成电路之电路图。第10图系活性化脉冲信号生成电路之电路图。第11图系更新控制电路之电路图。第12图系低位址信号生成电路之电路图。第13图系第1实施态样之动作波形图。第14图系第2实施态样之半导体装置之部分块状电路图。第15图系第2实施态样之半导体记忆装置之部分块状电路图。第16图系第2实施态样之滤波器之电路图。第17图系第2实施态样之动作波形图。第18图系习知之半导体记忆装置之部分电路图。第19图系习知例之动作波形图。第20图系习知例之动作波形图。第21图系习知例之动作波形图。 |
