| 主权项 |
1.一种具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,包括:形成一氧化层于一半导体底材之上;形成一第一掺杂多晶矽层于该氧化层之上,其中该第一掺杂多晶矽层中具有一第一种型态之离子;除去部分该第一掺杂多晶矽层而露出该氧化层,以形成一射极窗;执行一第二种型态之离子布植,以于该射极窗下之该底材中形成一集极区域,其中该第二种型态之离子与该第一种型态之离子导电型态相反;去除该射极窗下之该氧化层;沉积一磊晶材质于该第一掺杂多晶矽层与该半导体底材之上,以形成一基极区域于该集极区域之上,其中该磊晶材质中具有该第一种型态之离子;沉积一介电层于该磊晶材质之上;蚀刻该介电层以于该射极窗中该磊晶材质之侧壁形成一内层间隙壁;沉积一第二掺杂多晶矽层于该磊晶材质之上与该射极窗之中,其中该第二掺杂多晶矽层中具有第二种型态之离子;以及蚀刻该第二掺杂多晶矽层以形成射极插塞于该射极窗中。2.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述氧化层厚度为50~500埃(A)。3.如申请专利范围第2项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述氧化层系利用化学气相沈积法(CVD)之技术形成。4.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述第一掺杂多晶矽层厚度为2000~4000埃(A)。5.如申请专利范围第4项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述第一掺杂多晶矽层系利用化学气相沈积法(CVD)之技术形成。6.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述第一种型态之离子为P-型态离子。7.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述第一种型态之离子为N-型态离子。8.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述第二种型态之离子为P-型态离子。9.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述第二种型态之离子为N-型态离子。10.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述磊晶材质为同步掺杂多晶矽(insitudoping poly-silicon)。11.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述介电层包括利用化学气相沈积法(CVD)技术形成的氧化物。12.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述介电层包括利用化学气相沈积法(CVD)技术形成的氮化物/氧化物。13.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述第二掺杂多晶矽层包括利用化学气相沈积法(CVD)技术形成的同步掺杂多晶矽(in-situ doping poly-silicon)。14.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述第二掺杂多晶矽层包括沉积第一多晶矽层,接着对该第一多晶矽层进行离子植入,然后沉积第二多晶矽层,再对该第二多晶矽层进行离子植入。15.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述双载子连接电晶体之集极区/基极区/射极区为N/P/N型态。16.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,其中上述双载子连接电晶体之集极区/基极区/射极区为P/N/P型态。17.如申请专利范围第1项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,更包含于射极插塞形成后,去除部分之该磊晶材质与该第一掺杂多晶矽层。18.如申请专利范围第17项之具有磊晶基极双载子连接电正体(BJT)之自对准制造方法,更包含于去除部分之该磊晶材质与该第一掺杂多晶矽层之后,进行一快速热回火(RTA)之制程。19.如申请专利范围第18项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,更包含于快速热回火(RTA)之后,进行沉积一矽化金属层于该磊晶材质、该射极插塞与该内层间隙壁之上。20.如申请专利范围第19项之具有磊晶基极双载子连接电晶体(BJT)之自对准制造方法,更包含于沉积该矽化金属层之后,除去部分该矽化金属层,以形成一矽化金属层于该射极插塞、该磊晶材质之上与该磊晶材质、该第一掺杂多晶矽层之侧壁。21.一种具有磊晶基极之双载子连接电晶体(BJT),包括:形成一氧化层于一半导体底材之上;形成一掺杂多晶矽层于该氧化层之上,并除去部分该掺杂多晶矽层,以于该氧化层之上形成一射极窗,其中该掺杂多晶矽层中具有一第一种型态之离子;形成一集极区域于该射极窗下之该底材中,其中该集极区域中具有一第二种型态之离子,该第二种型态之离子与该第一种型态之离子导电型态相反;于去除该射极窗下之该氧化层之后,形成一磊晶材质于该掺杂多晶矽层与该半导体底材之上,以形成一基极区域于该集极区域之上,其中该磊晶材质中具有该第一种型态之离子;形成一内层间隙壁于该射极窗中该磊晶材质之侧壁;形成一射极插塞于该射极窗中,其中该射极插塞中具有第二种型态之离子;去除部分之该磊晶材质与该掺杂多晶矽层;以及形成一矽化金属层于该射极插塞、该磊晶材质之上与该磊晶材质、该掺杂多晶矽层之侧壁。22.如申请专利范围第21项之具有磊晶基极双载子连接电晶体(BJT),其中上述氧化层厚度为50~500埃(A)。23.如申请专利范围第22项之具有磊晶基极双载子连接电晶体(BJT),其中上述氧化层系利用化学气相沈积法(CVD)之技术形成。24.如申请专利范围第21项之具有磊晶基极双载子连接电晶体(BJT),其中上述掺杂多晶矽层厚度为2000~4000埃(A)。25.如申请专利范围第24项之具有磊晶基极双载子连接电晶体(BJT),其中上述掺杂多晶矽层系利用化学气相沈积法(CVD)之技术形成。26.如申请专利范围第21项之具有磊晶基极双载子连接电晶体(BJT),其中上述第一种型态之离子为P-型态离子。27.如申请专利范围第21项之具有磊晶基极双载子连接电晶体(BJT),其中上述第一种型态之离子为N-型态离子。28.如申请专利范围第21项之具有磊晶基极双载子连接电晶体(BJT),其中上述第二种型态之离子为P-型态离子。29.如申请专利范围第21项之具有磊晶基极双载子连接电晶体(BJT),其中上述第二种型态之离子为N-型态离子。30.如申请专利范围第21项之具有磊晶基极双载子连接电晶体(BJT),其中上述磊晶材质为同步掺杂多晶矽(insitu doping poly-silicon)。31.如申请专利范围第21项之具有磊晶基极双载子连接电晶体(BJT),其中上述内层间隙壁为氧化物。32.如申请专利范围第31项之具有磊晶基极双载子连接电晶体(BJT),其中上述内层间隙壁为氮化物/氧化物。33.如申请专利范围第21项之具有磊晶基极双载子连接电晶体(BJT),其中上述射极插塞为同步掺杂多晶矽(in-situ doping poly-silicon)。34.如申请专利范围第33项之具有磊晶基极双载子连接电晶体(BJT),其中上述射极插塞由二个多晶矽层沉积与离子植入之步骤所形成。35.如申请专利范围第21项之具有磊晶基极双载子连接电晶体(BJT),其中上述双载子连接电晶体之集极区/基极区/射极区为N/P/N型态。36.如申请专利范围第21项之具有磊晶基极双载子连接电晶体(BJT),其中上述双载子连接电晶体之集极区/基极区/射极区为P/N/P型态。图式简单说明:第一图为显示本发明于底材上形成氧化层之示意图;第二图为显示本发明于氧化层上形成掺杂多晶矽层之示意图;第三图为显示本发明于底材上形成射极窗之示意图;第四图为显示本发明沉积磊晶基底之示意图;第五图为显示本发明于射极窗中形成间隙壁之示意图;第六图为显示本发明形成射极插塞之示意图;第七图为显示本发明形成矽化层之示意图。 |
