| 主权项 |
1.一种电压切换电路,其特征在于具备:第一电路,其系具有输出第一电压之能力者;第二电路,其系具有输出第二电压之能力者;及第三电路,其系被连接于前述第一、第二电路之间而由多数电晶体所构成者,而前述多数电晶体具有电源驱动能力互异之串联连接之第一、第二电晶体者。2.如申请专利范围第1项之电压切换电路,其中在于前述第一、第二电晶体之闸绝缘膜厚度互异者。3.如申请专利范围第1项之电压切换电路,其中在于前述第一、第二电晶体系被形成于互异之阱上者。4.如申请专利范围第3项之电压切换电路,其中在于前述第一、第二电晶体之闸绝缘膜厚度互异者。5.如申请专利范围第1项之电压切换电路,其中在于前述第一、第二电晶体中,一方形成于半导体基板上,另一方形成于与半导体基板同极性之阱上者。6.如申请专利范围第5项之电压切换电路,其中在于前述第一、第二电晶体之闸绝缘膜厚度互异者。7.如申请专利范围第1项之电压切换电路,其中在于前述第一、第二电晶体之临限値电压互异者。8.如申请专利范围第1项之电压切换电路,其中在于前述第一、第二电晶体对沟道部之杂质注入工序互异者。9.如申请专利范围第1项之电压切换电路,其中在于前述第一、第二电晶体对沟道区域之杂质注入工序相同者。10.如申请专利范围第9项之电压切换电路,其中在于前述第一、第二电晶体之闸绝缘膜厚度互异者。11.如申请专利范围第1项之电压切换电路,其中在于前述第一、第二电晶体属于同极性者。12.如申请专利范围第11项之电压切换电路,其中在于前述第一、第二电晶体之闸绝缘膜厚度互异者。13.如申请专利范围第11项之电压切换电路,其中在于前述第一、第二电晶体之临限値电压互异者。14.如申请专利范围第1项之电压切换电路,其中在于前述第一、第二电晶体为耗尽型电晶体(depletion type transistor)者。15.如申请专利范围第14项之电压切换电路,其中在于前述第一、第二电晶体之闸绝缘膜厚度互异者。16.如申请专利范围第14项之电压切换电路,其中在于前述第一、第二电晶体之临限値电压互异者。17.如申请专利范围第14项之电压切换电路,其中在于前述第一、第二电晶体对沟道部之杂质注入工序互异者。18.如申请专利范围第14项之电压切换电路,其中在于前述第一、第二电晶体对沟道区域之杂质注入工序相同者。19.如申请专利范围第1项之电压切换电路,其中在于前述第二电压为比前述第一电压高之电压,且前述第二电压为比电源电压高之电压者。20.如申请专利范围第19项之电压切换电路,其中在于前述第一电压为电源电压以下之电压者。21.如申请专利范围第20项之电压切换电路,其中在于前述第二电晶体被连接于前述第二电路侧,前述第二电晶体之闸绝缘膜厚度比前述第一电晶体之闸绝缘膜厚度大者。22.如申请专利范围第20项之电压切换电路,其中在于前述第二电晶体被连接于前述第二电路侧,前述第二电晶体之临限値电压比前述第一电晶体之临限値电压低者。23.如申请专利范围第20项之电压切换电路,其中在于前述第一、第二电晶体为耗尽型电晶体者。24.如申请专利范围第20项之电压切换电路,其中在于前述第一、第二电晶体之闸绝缘膜厚度互异者。25.如申请专利范围第20项之电压切换电路,其中在于前述第一、第二电晶体之临限値电压互异者。26.如申请专利范围第20项之电压切换电路,其中在于前述第一、第二电晶体对沟道部之杂质注入工序互异者。27.如申请专利范围第20项之电压切换电路,其中在于前述第一、第二电晶体对沟道区域之杂质注入工序相同者。图式简单说明:图1系表示以往之电压切换电路之构造图。图2A系表示以往之第三电路之切断状态图。图2B系表示以往之第三电路之Vcc转送状态图。图3系表示以往使用E型电晶体之第三电路之构造图。图4系表示以往使用E型电晶体之第三电路之另一构造图。图5系表示第一实施形态之电压切换电路之构造图。图6A系表示第三电路之切断状态之动作图。图6B系表示第三电路之Vcc转送状态之动作图。图7A系表示第一实施形态之第三电路之构造之剖面图。图7B系表示第二实施形态之第三电路之构造之剖面图。图7C系表示第三实施形态之第三电路之构造之剖面图。图7D系表示第四实施形态之第三电路之构造之剖面图。图7E系表示第五实施形态之第三电路之构造之剖面图。图8系表示第七实施形态之电压切换电路之构造图。图9系表示第八实施形态之电压切换电路之构造图。图10系表示第九实施形态之电压切换电路之构造图。图11系表示第十实施形态之电压切换电路之构造图。图12系表示第十实施形态之另一电压切换电路之构造图。 |
