| 主权项 |
1.一种信号处理电路,其系包含:接收机构,接收记录资料;记忆机构,写入并记忆接收机构接收之记录资料;同位相加机构,将依块单位之错误订正码之同位相加于被记忆在记忆机构之记录资料;及传送机构,传送被记忆在记忆机构之同位相加后之记录资料;其特征为:前述记忆机构具备2个具有前述记录资料之至少1块份容量之储存区,其等2个储存区分别交互被转换为:同位相加资料储存区,储存由前述同位相加机构同位相加后之记录资料;与传送区,由前述传送机构读取并传送同位相加后之记录资料;前述同位相加机构随错误订正码1行份记录资料之接收,开始向记录资料之同位相加。2.如申请专利范围第1项之信号处理电路,其中更包括控制电路,控制由前述同位相加机构向记录资料之同位相加处理速度。3.如申请专利范围第2项之信号处理电路,其中前述控制电路包括:位址比较电路,接收记录资料之写入位址资讯与记录资料之读取位址资讯输出两者位址差之输出;及判定电路,接受位址比较电路检测之位址差输出而位址差至少含记录资料之相当于1符号行位址差时选择输出同位相加处理许可信号之可同位相加符号行之有无之判定。4.如申请专利范围第2项之信号处理电路,其中前述控制电路包括:符号行数计数电路,供给写入资讯即由接收机构供给之记录资料1符号行写入终了信号与读取资讯即由同位相加机构供给之记录资料1符号行读取终了信号;及判定电路,比较各终了信号之计数値而记录资料1符号行写入终了信号比1符号行读取终了信号至少大1以上时输出同位相加处理许可信号之可同位相加符号行之有无之判定。5.如申请专利范围第1项之信号处理电路,其中更包括仲裁器,被连接于下述机构之间,控制此等间同位相加后之记录资料流动:同位相加机构,附加前述同位;与记忆机构,记忆同位相加后之记录资料;与传送机构,传送被记忆于记忆机构之同位相加后之记录资料。6.如申请专利范围第5项之信号处理电路,其中前述仲裁器系将前述记忆机构之2个储存区交互转换为以下区域以指定位址:同位相加资料储存区,储存由前述同位相加机构同位相加后之记录资料;与传送区,由前述传送机构读取并传送同位相加后之记录资料。7.如申请专利范围第5项之信号处理电路,其中前述仲裁器系前述接收机构接收1块份记录资料时,检测从前头接收错误订正码1行份记录资料之时间,将检测信号输出于前述同位相加机构。8.一种资讯记录装置,其系包括:头部,将资讯记录于记录媒体用;接收机构,向前述记录媒体记录资讯时接收记录资料;记忆机构,一旦写入并记忆前述记录资料;同位相加机构,将依块单位之错误订正码之同位相加于前述记录资料;及传送机构,将被记忆于前述记忆机构之同位相加后之记录资料传送给前述头部;其特征为:前述记忆机构具备2个具有前述记录资料之至少1块份容量之储存区,其等2个储存区分别交互被转换为:同位相加资料储存区,储存由前述同位相加机构同位相加后之记录资料;与传送区,由前述传送机构读取并传送同位相加后之记录资料;前述同位相加机构随错误订正码1行份记录资料之接收,开始向记录资料之同位相加。9.如申请专利范围第8项之资讯记录装置,更包括控制电路,控制将前述同位以附加机构向记录资料同位相加之处理速度。10.如申请专利范围第8项之资讯记录装置,其中前述记录媒体为DVD-RAM、DVD-R、DVD+RW及DVD-RW中之任一种。11.如申请专利范围第9项之资讯记录装置,其中前述记录媒体为DVD-RAM、DVD-R、DVD+RW及DVD-RW中之任一种。12.如申请专利范围第9项之资讯记录装置,其中前述控制电路包括:位址比较电路,接收记录资料之写入位址资讯与记录资料之读取位址资讯输出两者位址差之输出;及判定电路,接受位址比较电路检测之位址差输出而位址差至少含记录资料之相当于1符号行位址差时选择输出同位相加处理许可信号之可同位相加符号行之有无之判定。13.如申请专利范围第9项之资讯记录装置,其中前述控制电路包括:符号行数计数电路,供给写入资讯即由接收机构供给之记录资料1符号行写入终了信号与读取资讯即由同位相加机构供给之记录资料1符号行读取终了信号;及判定电路,比较各终了信号之计数値而记录资料1符号行写入终了信号比1符号行读取终了信号至少大1以上时输出同位相加处理许可信号之可同位相加符号行之有无之判定。14.如申请专利范围第8项之资讯记录装置,其中更包括仲裁器,被连接于下述机构之间,控制此等间同位相加后之记录资料流动:同位相加机构,附加前述同位;与记忆机构,记忆同位相加后之记录资料;与传送机构,传送被记忆于记忆机构之同位相加后之记录资料。15.如申请专利范围第14项之资讯记录装置,其中前述仲裁器系将前述记忆机构之2个储存区交互转换为以下区域以指定位址:同位相加资料储存区,储存由前述同位相加机构同位相加后之记录资料;与传送区,由前述传送机机读取并传送同位相加后之记录资料。16.如申请专利范围第14项之资讯记录装置,其中前述仲裁器系前述接收机构接收1块份记录资料时,检测从前头接收错误订正码1行份记录资料之时间,将检测信号输出于前述同位相加机构。17.一种信号处理电路,其系包含:接收机构,接收记录资料;同位相加机构,将依块单位之错误订正码之同位相加于接收机构接收之记录资料;记忆机构,记忆由同位相加机构之同位相加后之记录资料;及传送机构,传送被记忆在记忆机构之同位相加后之记录资料;其特征为:前述记忆机构具备2个具有前述记录资料之至少1块份容量之储存区,其等2个储存区分别交互被转换为:同位相加资料储存区,储存由前述同位相加机构同位相加后之记录资料;与传送区,由前述传送机构读取并传送同位相加后之记录资料;前述接收机构以前述错误订正码行顺整合之顺序接收前述记录资料,前述同位相加机构随错误订正码1行份记录资料之接收,开始向记录资料之同位相加。18.如申请专利范围第17项之信号处理电路,其中更包括仲裁器,被连接于下述机构之间,控制此等间同位相加后之记录资料流动:同位相加机构,附加前述同位;与记忆机构,记忆同位相加后之记录资料;与传送机构,传送被记忆于记忆机构之同位相加后之记录资料。19.如申请专利范围第18项之信号处理电路,其中前述仲裁器系将前述记忆机构之2个储存区交互转换为以下区域以指定位址:同位相加资料储存区,储存由前述同位相加机构同位相加后之记录资料;与传送区,由前述传送机构读取并传送同位相加后之记录资料。20.如申请专利范围第18项之信号处理电路,其中前述仲裁器系前述接收机构接收1块份记录资料时,检测从前头接收错误订正码1行份记录资料之时间,将检测信号输出于前述同位相加机构。图式简单说明:图1系将错误订正码之同位相加、记录资料所用先前例之信号处理电路方块图。图2系先前例之信号处理电路使用之记忆部内部记忆区概念图。图3系以记忆部之3个储存区A、B、C转换实施先前例之记录资料接收处理、同位相加处理及传送处理状态模式图。图4系以记忆部之2个储存区A、B转换实施先前例之记录资料接收处理,同位相加处理及传送处理状态模式图。图5系本发明之第1实施例有关之DVD-RAM系统方块图。图6系附加错误订正码(ECC)之同位之资料块构造图。图7系抽出记录扇区1列之构造图。图8系记忆部内部之记忆区概念图。图9系对信号处理电路之记忆部之2个储存区A、B,一方面转换各储存区实施记录资料接收处理、同位相加处理及传送处理状态模式图。图10系记忆部之2个储存区A、B实施之处理状态常态图。图11系记忆部之2个储存区A、B实施之处理状态常态图。图12系记忆部之2个储存区A、B实施之处理状态常态图。图13系具有本发明之其他实施例有关之同位相加处理之速度控制电路之DVD-RAM系统方块图。图14系图13中所示同位相加速度控制电路构造一例之方块图。图15系图13中所示同位相加速度控制电路构造其他例之方块图。图16系具有本发明之另一其他实施例有关之同位相加电路之DVD-RAM系统方块图。 |
