| 主权项 |
1.一种半导体积体电路装置之制造方法,其特征为:藉由使用具有碳氟化物系气体及氧之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻加工上述氧化矽系绝缘膜时,具有依序进行第一、第二步骤的步骤;上述第一步骤以聚合物层之沉积性较上述第二步骤为弱的条件进行蚀刻处理,继续在第二步骤转换成聚合物层之沉积性较上述第一步骤为强的条件来进行蚀刻处理。2.如申请专利范围第1项之半导体积体电路装置之制造方法,其中使上述第二步骤之蚀刻气体中的氧流量比低于上述第一步骤之蚀刻气体中的氧流量比。3.如申请专利范围第1项之半导体积体电路装置之制造方法,其中使施加在上述第二步骤之蚀刻装置之下部电极上的高频功率低于施加在上述第一步骤之蚀刻装置之下部电极的高频功率。4.如申请专利范围第1项之半导体积体电路装置之制造方法,其中藉由上述氧化矽系绝缘膜的蚀刻加工,在氧化矽系绝缘膜上形成孔或沟。5.如申请专利范围第4项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔或沟的纵横尺寸比为2~14。6.如申请专利范围第4项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔或沟的纵横尺寸比为2~14。7.如申请专利范围第4项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔或沟的纵横尺寸比为6~10。8.如申请专利范围第4项之半导体积体电路装置之制造方法,其中在上述第二步骤中形成之孔或沟的纵横尺寸比大于10。9.一种半导体积体电路装置之制造方法,其特征为:藉由使用具有碳氟化物系气体及氧之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻加工上述氧化矽系绝缘膜时,具有因应CF系之附着物量依序进行第一步骤之蚀刻及第二步骤之蚀刻的步骤,并使上述第二步骤之蚀刻气体中的氧流量比低于上述第一步骤之蚀刻气体中的氧流量比。10.如申请专利范围第9项之半导体积体电路装置之制造方法,其中藉由上述氧化矽系绝缘膜的蚀刻加工,在氧化矽系绝缘膜上形成孔或沟。11.如申请专利范围第10项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔或沟的纵横尺寸比为2~14。12.如申请专利范围第10项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔或沟的纵横尺寸比为4~12。13.如申请专利范围第10项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔或沟的纵横尺寸比为6~10。14.如申请专利范围第10项之半导体积体电路装置之制造方法,其中在上述第二步骤中形成之孔或沟的纵横尺寸比大于10。15.一种半导体积体电路装置之制造方法,其特征为:藉由使用具有碳氟化物系气体及氧之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成孔或沟时,依序具有:(a)于第一步骤的蚀刻步骤中,藉由将蚀刻气体中之氧的流量比作为第一流量比,实施蚀刻处理,穿孔至孔或沟之中途深度的步骤;及(b)于第二步骤的蚀刻步骤中,在使上述蚀刻气体中之氧流量比低于上述第一流量比的状态下,藉由实施蚀刻处理,形成上述孔或沟的步骤;上述第一步骤中形成之孔或沟的纵横尺寸比为2~14。16.如申请专利范围第15项之半导体积体电路装置之制造方法,其中在上述第二步骤中形成之孔或沟的纵横尺寸比大于10。17.一种半导体积体电路装置之制造方法,其特征为:藉由使用具有碳氟化物系气体及氧之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成孔或沟时,依序具有:(a)于第一步骤的蚀刻步骤中,藉由将蚀刻气体中之氧的流量比作为第一流量比,实施蚀刻处理,穿孔至孔或沟之中途深度的步骤;及(b)于第二步骤的蚀刻步骤中,在使上述蚀刻气体中之氧流量比低于上述第一流量比的状态下,藉由实施蚀刻处理,形成上述孔或沟的步骤;上述第一步骤中形成之孔或沟的纵横尺寸比为4~12。18.如申请专利范围第17项之半导体积体电路装置之制造方法,其中在上述第二步骤中形成之孔或沟的纵横尺寸比大于10。19.一种半导体积体电路装置之制造方法,其特征为:藉由使用具有碳氟化物系气体及氧之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成孔或沟时,依序具有:(a)于第一步骤的蚀刻步骤中,藉由将蚀刻气体中之氧的流量比作为第一流量比,实施蚀刻处理,穿孔至孔或沟之中途深度的步骤;及(b)于第二步骤的蚀刻步骤中,在使上述蚀刻气体中之氧流量比低于上述第一流量比的状态下,藉由实施蚀刻处理,形成上述孔或沟的步骤;上述第一步骤中形成之孔或沟的纵横尺寸比为6~10。20.如申请专利范围第19项之半导体积体电路装置之制造方法,其中在上述第二步骤中形成之孔或沟的纵横尺寸比大于10。21.一种半导体积体电路装置之制造方法,其特征为具有:(a)记忆体单元选择用场效电晶体形成步骤,其系形成在半导体基板上;(b)氮化矽系绝缘膜堆积步骤,其系堆积在上述半导体基板上,覆盖上述记忆体单元选择用场效电晶体之闸极表面及半导体基板的表面;(c)氧化矽系绝缘膜堆积步骤,其系堆积在上述半导体基板上,覆盖上述氮化矽系绝缘膜;及(d)因应CF系附着物的量,依序进行第一步骤之蚀刻及第二步骤之蚀刻的步骤,其系藉由使用具有碳氟化物系气体及氧之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成孔或沟时进行;使上述第二步骤之蚀刻气体中的氧流量比低于上述第一步骤之蚀刻气体中的氧流量比。22.如申请专利范围第21项之半导体积体电路装置之制造方法,其中上述第一步骤转换成第二步骤系藉由检测蚀刻处理时检测出之氟化矽或氮化碳的发光强度自动进行。23.如申请专利范围第21项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔的深度高于上述记忆体单元选择用场效电晶体的闸极高度。24.如申请专利范围第21项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔的纵横尺寸比为2~14。25.如申请专利范围第21项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔的纵横尺寸比为4~12。26.如申请专利范围第21项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔的纵横尺寸比为6~10。27.如申请专利范围第21项之半导体积体电路装置之制造方法,其中在上述第二步骤中形成之孔的纵横尺寸比大于10。28.一种半导体积体电路装置之制造方法,其特征为具有:(a)记忆体单元选择用场效电晶体形成步骤,其系形成在半导体基板上;(b)氧化矽系绝缘膜堆积步骤,其系堆积在上述记忆体单元选择用场效电晶体的上层;及(c)因应CF系附着物的量,依序进行第一步骤之蚀刻及第二步骤之蚀刻的步骤,其系藉由使用具有碳氟化物系气体及氧之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成资讯储存用电容元件用孔时进行;使上述第二步骤之蚀刻气体中的氧流量比低于上述第一步骤之蚀刻气体中的氧流量比。29.如申请专利范围第28项之半导体积体电路装置之制造方法,其中上述第一步骤转换成第二步骤系依据蚀刻处理时间来进行。30.如申请专利范围第28项之半导体积体电路装置之制造方法,其中上述第一步骤中所形成之孔的深度为上述氧化矽系绝缘膜厚度的一半或更浅。31.如申请专利范围第28项之半导体积体电路装置之制造方法,其中上述第一步骤中所形成之资讯储存用电容元件用孔的纵横尺寸比为2~14。32.如申请专利范围第28项之半导体积体电路装置之制造方法,其中上述第一步骤中所形成之资讯储存用电容元件用孔的纵横尺寸比为4~12。33.如申请专利范围第28项之半导体积体电路装置之制造方法,其中上述第一步骤中所形成之资讯储存用电容元件用孔的纵横尺寸比为6~10。34.如申请专利范围第28项之半导体积体电路装置之制造方法,其中上述第二步骤中所形成之资讯储存用电容元件用孔的纵横尺寸比大于12。35.一种半导体积体电路装置之制造方法,其特征为具有:(a)记忆体单元选择用场效电晶体形成步骤,其系形成在半导体基板上;(b)氮化矽系绝缘膜堆积步骤,其系堆积在上述半导体基板上,覆盖上述记忆体单元选择用场效电晶体之闸极表面及半导体基板的表面;(c)氧化矽系绝缘膜堆积步骤,其系堆积在上述半导体基板上,覆盖上述氮化矽系绝缘膜;及(d)因应CF系附着物的量,依序进行第一步骤之蚀刻及第二步骤之蚀刻的步骤,其系藉由使用具有碳氟化物系气体及氧之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成孔或沟时进行;使施加在上述第二步骤之蚀刻装置之下部电极的高频功率低于施加在上述第一步骤之蚀刻装置之下部电极的高频功率。36.一种半导体积体电路装置之制造方法,其特征为具有:(a)记忆体单元选择用场效电晶体形成步骤,其系形成在半导体基板上;(b)氧化矽系绝缘膜堆积步骤,其系堆积在上述记忆体单元选择用场效电晶体的上层;及(c)因应CF系附着物的量,依序进行第一步骤之蚀刻及第二步骤之蚀刻的步骤,其系藉由使用具有碳氟化物系气体及氧之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成资讯储存用电容元件用孔时进行;使施加在上述第二步骤之蚀刻装置之下部电极的高频功率低于施加在上述第一步骤之蚀刻装置之下部电极的高频功率。37.一种半导体积体电路装置之制造方法,其特征为:藉由使用具有碳氟化物系气体、氧及氩之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻加工上述氧化矽系绝缘膜时,具有依序进行第一、第二步骤的步骤;上述第一步骤以蚀刻气体中氧之流量比为使得聚合物层之沉积性较上述第二步骤为弱的第1流量比进行蚀刻处理,继续在第二步骤转换成蚀刻气体中氧之流量比为使得聚合物层之沉积性较上述第一步骤为强之较上述第1流量比为低之第2流量比来进行蚀刻处理。38.如申请专利范围第37项之半导体积体电路装置之制造方法,其中使施加在上述第二步骤之蚀刻装置之下部电极上的高频功率低于施加在上述第一步骤之蚀刻装置之下部电极的高频功率。39.如申请专利范围第37项之半导体积体电路装置之制造方法,其中藉由上述氧化矽系绝缘膜的蚀刻加工,在氧化矽系绝缘膜上形成孔或沟。40.如申请专利范围第39项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔或沟的纵横尺寸比为2~14。41.如申请专利范围第39项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔或沟的纵横尺寸比为2~14。42.如申请专利范围第39项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔或沟的纵横尺寸比为6~10。43.如申请专利范围第39项之半导体积体电路装置之制造方法,其中在上述第二步骤中形成之孔或沟的纵横尺寸比大于10。44.一种半导体积体电路装置之制造方法,其特征为:藉由使用具有碳氟化物系气体、氧及氩之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻加工上述氧化矽系绝缘膜时,具有因应CF系之附着物量依序进行第一步骤之蚀刻及第二步骤之蚀刻的步骤,并使上述第二步骤之蚀刻气体中的氧流量比低于上述第一步骤之蚀刻气体中的氧流量比。45.如申请专利范围第44项之半导体积体电路装置之制造方法,其中藉由上述氧化矽系绝缘膜的蚀刻加工,在氧化矽系绝缘膜上形成孔或沟。46.如申请专利范围第45项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔或沟的纵横尺寸比为2~14。47.如申请专利范围第45项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔或沟的纵横尺寸比为4~12。48.如申请专利范围第45项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔或沟的纵横尺寸比为6~10。49.如申请专利范围第45项之半导体积体电路装置之制造方法,其中在上述第二步骤中形成之孔或沟的纵横尺寸比大于10。50.一种半导体积体电路装置之制造方法,其特征为:藉由使用具有碳氟化物系气体、氧及氩之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成孔或沟时,依序具有:(a)于第一步骤的蚀刻步骤中,藉由将蚀刻气体中之氧的流量比作为第一流量比,实施蚀刻处理,穿孔至孔或沟之中途深度的步骤;及(b)于第二步骤的蚀刻步骤中,在使上述蚀刻气体中之氧流量比低于上述第一流量比的状态下,藉由实施蚀刻处理,形成上述孔或沟的步骤;上述第一步骤中形成之孔或沟的纵横尺寸比为2~14。51.如申请专利范围第50项之半导体积体电路装置之制造方法,其中在上述第二步骤中形成之孔或沟的纵横尺寸比大于10。52.一种半导体积体电路装置之制造方法,其特征为:藉由使用具有碳氟化物系气体、氧及氩之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成孔或沟时,依序具有:(a)于第一步骤的蚀刻步骤中,藉由将蚀刻气体中之氧的流量比作为第一流量比,实施蚀刻处理,穿孔至孔或沟之中途深度的步骤;及(b)于第二步骤的蚀刻步骤中,在使上述蚀刻气体中之氧流量比低于上述第一流量比的状态下,藉由实施蚀刻处理,形成上述孔或沟的步骤;上述第一步骤中形成之孔或沟的纵横尺寸比为4~12。53.如申请专利范围第52项之半导体积体电路装置之制造方法,其中在上述第二步骤中形成之孔或沟的纵横尺寸比大于10。54.一种半导体积体电路装置之制造方法,其特征为:藉由使用具有碳氟化物系气体、氧及氩之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成孔或沟时,依序具有:(a)于第一步骤的蚀刻步骤中,藉由将蚀刻气体中之氧的流量比作为第一流量比,实施蚀刻处理,穿孔至孔或沟之中途深度的步骤;及(b)于第二步骤的蚀刻步骤中,在使上述蚀刻气体中之氧流量比低于上述第一流量比的状态下,藉由实施蚀刻处理,形成上述孔或沟的步骤;上述第一步骤中形成之孔或沟的纵横尺寸比为6~10。55.如申请专利范围第54项之半导体积体电路装置之制造方法,其中在上述第二步骤中形成之孔或沟的纵横尺寸比大于10。56.一种半导体积体电路装置之制造方法,其特征为具有:(a)记忆体单元选择用场效电晶体形成步骤,其系形成在半导体基板上;(b)氮化矽系绝缘膜堆积步骤,其系堆积在上述半导体基板上,覆盖上述记忆体单元选择用场效电晶体之闸极表面及半导体基板的表面;(c)氧化矽系绝缘膜堆积步骤,其系堆积在上述半导体基板上,覆盖上述氮化矽系绝缘膜;及(d)因应CF系附着物的量,依序进行第一步骤之蚀刻及第二步骤之蚀刻的步骤,其系藉由使用具有碳氟化物系气体、氧及氩之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成孔或沟时进行;使上述第二步骤之蚀刻气体中的氧流量比低于上述第一步骤之蚀刻气体中的氧流量比。57.如申请专利范围第56项之半导体积体电路装置之制造方法,其中上述第一步骤转换成第二步骤系藉由检测蚀刻处理时检测出之氟化矽或氮化碳的发光强度自动进行。58.如申请专利范围第56项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔的深度高于上述记忆体单元选择用场效电晶体的闸极高度。59.如申请专利范围第56项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔的纵横尺寸比为2~14。60.如申请专利范围第56项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔的纵横尺寸比为4~12。61.如申请专利范围第56项之半导体积体电路装置之制造方法,其中在上述第一步骤中形成之孔的纵横尺寸比为6~10。62.如申请专利范围第56项之半导体积体电路装置之制造方法,其中在上述第二步骤中形成之孔的纵横尺寸比大于10。63.一种半导体积体电路装置之制造方法,其特征为具有:(a)记忆体单元选择用场效电晶体形成步骤,其系形成在半导体基板上;(b)氧化矽系绝缘膜堆积步骤,其系堆积在上述记忆体单元选择用场效电晶体的上层;及(c)因应CF系附着物的量,依序进行第一步骤之蚀刻及第二步骤之蚀刻的步骤,其系藉由使用具有碳氟化物系气体及氧之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成资讯储存用电容元件用孔时进行;使上述第二步骤之蚀刻气体中的氧流量比低于上述第一步骤之蚀刻气体中的氧流量比。64.如申请专利范围第63项之半导体积体电路装置之制造方法,其中上述第一步骤转换成第二步骤系依据蚀刻处理时间来进行。65.如申请专利范围第63项之半导体积体电路装置之制造方法,其中上述第一步骤中所形成之孔的深度为上述氧化矽系绝缘膜厚度的一半或更浅。66.如申请专利范围第63项之半导体积体电路装置之制造方法,其中上述第一步骤中所形成之资讯储存用电容元件用孔的纵横尺寸比为2~14。67.如申请专利范围第63项之半导体积体电路装置之制造方法,其中上述第一步骤中所形成之资讯储存用电容元件用孔的纵横尺寸比为4~12。68.如申请专利范围第63项之半导体积体电路装置之制造方法,其中上述第一步骤中所形成之资讯储存用电容元件用孔的纵横尺寸比为6~10。69.如申请专利范围第63项之半导体积体电路装置之制造方法,其中上述第二步骤中所形成之资讯储存用电容元件用孔的纵横尺寸比大于12。70.一种半导体积体电路装置之制造方法,其特征为具有:(a)记忆体单元选择用场效电晶体形成步骤,其系形成在半导体基板上;(b)氮化矽系绝缘膜堆积步骤,其系堆积在上述半导体基板上,覆盖上述记忆体单元选择用场效电晶体之闸极表面及半导体基板的表面;(c)氧化矽系绝缘膜堆积步骤,其系堆积在上述半导体基板上,覆盖上述氮化矽系绝缘膜;及(d)因应CF系附着物的量,依序进行第一步骤之蚀刻及第二步骤之蚀刻的步骤,其系藉由使用具有碳氟化物系气体、氧及氩之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成孔或沟时进行;使施加在上述第二步骤之蚀刻装置之下部电极的高频功率低于施加在上述第一步骤之蚀刻装置之下部电极的高频功率。71.一种半导体积体电路装置之制造方法,其特征为具有:(a)记忆体单元选择用场效电晶体形成步骤,其系形成在半导体基板上;(b)氧化矽系绝缘膜堆积步骤,其系堆积在上述记忆体单元选择用场效电晶体的上层;及(c)因应CF系附着物的量,依序进行第一步骤之蚀刻及第二步骤之蚀刻的步骤,其系藉由使用具有碳氟化物系气体、氧及氩之蚀刻气体,对堆积在半导体基板上之氧化矽系绝缘膜实施电浆蚀刻处理,选择性蚀刻上述氧化矽系绝缘膜,在上述氧化矽系绝缘膜上形成资讯储存用电容元件用孔时进行;使施加在上述第二步骤之蚀刻装置之下部电极的高频功率低于施加在上述第一步骤之蚀刻装置之下部电极的高频功率。图式简单说明:图1(a)及(b)为说明本发明人检讨之深孔蚀刻形成处理之课题的试料重要部分剖面图。图2为在氧相对量少的条件,亦即聚合物层等之沉积性强的条件(开口性差的条件)下进行蚀刻处理时之蚀刻初期阶段的试料重要部分剖面图。图3(a)~(d)为在氧相对量多的条件,亦即聚合物层等之沉积性弱的条件(开口性佳的条件)下进行蚀刻处理时之蚀刻各阶段的试料重要部分剖面图。图4(a)~(c)为本发明人检讨之蚀刻技术,亦即考虑蚀刻处理时课题之深孔蚀刻形成处理时的试料重要部分剖面图。图5(a)~(c)显示包含氧化矽等绝缘膜之蚀刻原理的试料重要部分剖面图。图6(a)~(d)为本发明一种实施形态之蚀刻处理时的试料重要部分剖面图。图7为显示比较本发明之技术构想之具体范例与图4说明之蚀刻技术,所显示之蚀刻时间与氧量的关系图。图8为显示本发明人进行实验所获得之一种第一步骤之蚀刻时间与第二步骤之氧流量关系的说明图。图9为本实施形态使用之一种蚀刻装置的说明图。图10为DRAM制造步骤中之晶圆的整体平面图。图11为本发明一种实施形态之半导体积体电路装置之制造步骤中的重要部分剖面图。图12为与图11相同之半导体积体电路装置之制造步骤中之垂直于图11之面的重要部分剖面图。图13为继续图11之半导体积体电路装置之制造步骤中的重要部分剖面图。图14为与图13相同之半导体积体电路装置之制造步骤中之垂直于图13之面的重要部分剖面图。图15为继续图13之半导体积体电路装置之制造步骤中的重要部分剖面图。图16为与图15相同之半导体积体电路装置之制造步骤中之垂直于图15之面的重要部分剖面图。图17(a)及(b)为显示检测第一步骤之蚀刻处理结束时使用之蚀刻时间与发光强度的关系图。图18为继续图15之半导体积体电路装置之制造步骤中的重要部分剖面图。图19为与图18相同之半导体积体电路装置之制造步骤中之垂直于图18之面的重要部分剖面图。图20(a)及(b)为显示检测第二步骤之蚀刻处理结束时使用之蚀刻时间与发光强度的关系图。图21为图18之半导体积体电路装置之制造步骤中的重要部分剖面图。图22为继续图18之半导体积体电路装置之制造步骤中的重要部分剖面图。图23与图22相同之半导体积体电路装置之制造步骤中之垂直于图22之面的重要部分剖面图。图24为继续图22之半导体积体电路装置之制造步骤中的重要部分剖面图。图25与图24相同之半导体积体电路装置之制造步骤中之垂直于图24之面的重要部分剖面图。图26为图24之半导体积体电路装置之制造步骤中的重要部分剖面图。图27为继续图24之半导体积体电路装置之制造步骤中的重要部分剖面图。图28与图24相同之半导体积体电路装置之制造步骤中之垂直于图24之面的重要部分剖面图。图29为继续图27之半导体积体电路装置之制造步骤中的重要部分剖面图。图30与图29相同之半导体积体电路装置之制造步骤中之垂直于图29之面的重要部分剖面图。图31为图29及图30之半导体积体电路装置之制造步骤中的半导体晶圆重要部分平面图。图32为继续图29之半导体积体电路装置之制造步骤中的重要部分剖面图。图33与图32相同之半导体积体电路装置之制造步骤中之垂直于图32之面的重要部分剖面图。图34为继续图32之半导体积体电路装置之制造步骤中的重要部分剖面图。图35与图34相同之半导体积体电路装置之制造步骤中之垂直于图34之面的重要部分剖面图。图36为继续图34之半导体积体电路装置之制造步骤中的重要部分剖面图。图37与图36相同之半导体积体电路装置之制造步骤中之垂直于图36之面的重要部分剖面图。图38为图36及图37之半导体积体电路装置之制造步骤中的半导体晶圆重要部分平面图。图39为继续图36之半导体积体电路装置之制造步骤中的重要部分剖面图。图40与图39相同之半导体积体电路装置之制造步骤中之垂直于图39之面的重要部分剖面图。图41为图39及图40之半导体积体电路装置之制造步骤中的半导体晶圆重要部分平面图。图42为图39之半导体积体电路装置之制造步骤中的重要部分放大剖面图。图43为继续图39之半导体积体电路装置之制造步骤中的重要部分剖面图。图44与图43相同之半导体积体电路装置之制造步骤中之垂直于图43之面的重要部分剖面图。 |
