基于高档微处理器为图形发生器的集成电路测试装置

摘要

一种集成电路测试装置，包括对整个测试装置进行控制的计算机、图形发生器、管脚电路，其中图形发生器为高档微处理器。计算机、图形发生器、管脚电路分别与总线相连接，图形发生器通过管脚电路与被测集成电路相连接。本集成电路测试装置在能满足大多数用户对装置功能要求的前提下，性能与现在常用的集成电路测试装置基本相当，成本却大为降低，能充分满足国内外用户对高性能价格比的超大规模集成电路测试装置的需求。

主权项

1.一种集成电路测试装置，包括对整个测试装置进行控制的计算机、图形发生器、管脚电路，其中计算机、图形发生器、管脚电路分别与总线相连接，图形发生器通过管脚电路与被测试的集成电路相连接，其特征在于：所述图形发生器为高档微处理器；所述高档微处理器的外部时钟端口接外部时钟信号，片选端口接被测集成电路的片选管脚，时钟信号端接被测集成电路的时钟信号管脚，行选端接被测集成电路的行选管脚，列选端接被测集成电路的列选管脚，读写端接被测集成电路的读写管脚，块选端接被测集成电路的块选管脚，字节选择端接被测集成电路的字节选择管脚，地址总线接口接被测集成电路的地址总线接口，数据总线接口接被测集成电路的数据总线接口。