发明名称 浅沟槽隔离区形成方法
摘要 一种浅沟槽隔离区(shallow trench isolation)形成方法,包括下列步骤:在一半导体基底上,形成一沟槽之结构,该沟槽外部具有一罩幕层,且该沟槽侧壁形成有一例壁衬垫层;施行一高密度电浆化学气相沉积(HDPCVD)程序,沉积一第一介电层于该半导体基底上,将该第一介电层填入该沟槽内部;在该沟槽内部填入牺牲层,以保护位于沟槽底部之第一介电层;依序移除该沟槽外部之第一介电层以及沟槽内部之牺牲层;以化学气相沉积一第二介电层于该半导体基底上,将该第二介电层填入该沟槽内部;以乾蚀刻方式,移除该沟槽外部之第二介电层,并在该沟槽内之第二介电层上形成一开口;施行一高密度电浆化学气相沉积(HDPCVD)程序,沉积一第三介电层于该半导体基底上,将该第三介电层填满该沟槽;以及施以一平坦化程序,移除该沟槽以外之第三介电层,而完成浅沟槽隔离区之制程。
申请公布号 TW544807 申请公布日期 2003.08.01
申请号 TW091121722 申请日期 2002.09.23
申请人 南亚科技股份有限公司 发明人 林瑄智;陈昇聪;李中元
分类号 H01L21/31 主分类号 H01L21/31
代理机构 代理人 洪澄文 台北市大安区信义路四段二七九号三楼;颜锦顺 台北市大安区信义路四段二七九号三楼
主权项 1.一种浅沟槽隔离区(shallow trench isolation)形成方法,包括下列步骤:a)在一具有一罩幕层之半导体基底上,形成一沟槽结构;b)施行一高密度电浆化学气相沉积(HDPCVD)程序,沉积一第一介电层于该半导体基底上,将该第一介电层填入该沟槽内部;c)在该沟槽内部填入一牺牲层,以保护位于沟槽底部之第一介电层;d)依序移除该沟槽外部之第一介电层以及该牺牲层;e)沉积一第二介电层于该半导体基底上,将该第二介电层填入该沟槽内部;f)以非等向性蚀刻,移除该沟槽外部之第二介电层,并在该沟槽内之第二介电层上形成一开口;g)沉积一第三介电层于该半导体基底上,将该第三介电层填满该沟槽;以及h)施以一平坦化程序,移除该沟槽外部之第三介电层,而完成浅沟槽隔离区之制程。2.如申请专利范围第1项所述之浅沟槽隔离区形成方法,其中该罩幕包含氧化矽或氮化矽。3.如申请专利范围第1项所述之浅沟槽隔离区形成方法,更包括于该沟槽之侧壁形成一侧壁衬垫层。4.如申请专利范围第3项所述之浅沟槽隔离区形成方法,其中该侧壁衬垫层系包含氧化矽或氮化矽。5.如申请专利范围第1项所述之浅沟槽隔离区形成方法,其中该第一介电层系氧化矽。6.如申请专利范围第1项所述之浅沟槽隔离区形成方法,其中该第二介电层系氧化矽。7.如申请专利范围第1项所述之浅沟槽隔离区形成方法,其中该第三介电层系氧化矽。8.如申请专利范围第1项所述之浅沟槽隔离区形成方法,其中该牺牲层系光阻材料。9.如申请专利范围第8项所述之浅沟槽隔离区形成方法,其中该光阻材料,系利用旋转涂布(spin coating)以及凹蚀(recess)程序,沟填于该沟槽内。10.如申请专利范围第1项所述之浅沟槽隔离区形成方法,其中该沟槽之深度范围为2500~8000。11.如申请专利范围第1项所述之浅沟槽隔离区形成方法,其中(e)步骤,以低压化学气相沉积(LPCVD)程序,形成该第二介电层。12.如申请专利范围第1项所述之浅沟槽隔离区形成方法,其中(f)步骤,以离子反应蚀刻(RIE)程序,形成该沟槽内之第二介电层的开口,并移除该沟槽外部之第二介电层。13.如申请专利范围第1项所述之浅沟槽隔离区形成方法,其中该平坦化制程为化学机械研磨(CMP)或回蚀刻(etch back)程序。14.如申请专利范围第1项所述之浅沟槽隔离区形成方法,更包含于该平坦化程序后,进行一退火程序。15.一种浅沟槽隔离区(shallowtrench isolation)形成方法,包括下列步骤:a)在一具有一罩幕层之半导体基底上,形成一沟槽结构;b)施行一高密度电浆化学气相沉积(HDPCVD)程序,沉积一第一介电层于该半导体基底上,将该第一介电层填入该沟槽内部;c)在该沟槽内部填入一光阻材料,以保护位于沟槽底部之第一介电层;d)依序移除该沟槽外部之第一介电层以及该光阻材料;e)以低压化学气相沉积(LPCVD)程序,沉积一第二介电层于该半导体基底上,将该第二介电层填入该沟槽内部;f)以非等向性蚀刻,移除该沟槽外部之第二介电层,并在该沟槽内之第二介电层上形成一开口;g)施行一高密度电浆化学气相沉积(HDPCVD),沉积一第三介电层于该半导体基底上,将该第三介电层填满该沟槽;以及h)施以一平坦化程序,移除该沟槽外部之第三介电层,而完成浅沟槽隔离区之制程。16.如申请专利范围第15项所述之浅沟槽隔离区形成方法,其中该罩幕包含氧化矽或氮化矽。17.如申请专利范围第15项所述之浅沟槽隔离区形成方法,更包括于该沟槽之侧壁形成一侧壁衬垫层。18.如申请专利范围第17项所述之浅沟槽隔离区形成方法,其中该侧壁衬垫层系包含氧化矽或氮化矽。19.如申请专利范围第15项所述之浅沟槽隔离区形成方法,其中该第一介电层系氧化矽。20.如申请专利范围第15项所述之浅沟槽隔离区形成方法,其中该第二介电层系氧化矽。21.如申请专利范围第15项所述之浅沟槽隔离区形成方法,其中该第三介电层系氧化矽。22.如申请专利范围第15项所述之浅沟槽隔离区形成方法,其中该光阻材料,系利用旋转涂布(spin coating)以及凹蚀(recess)程序,沟填于该沟槽内。23.如申请专利范围第15项所述之浅沟槽隔离区形成方法,其中该沟槽之深度范围为2500~8000。24.如申请专利范围第15项所述之浅沟槽隔离区形成方法,其中(f)步骤,以离子反应蚀刻(RIE)程序,形成该沟槽内之第二介电层的开口,并移除该沟槽外部之第二介电层。25.如申请专利范围第15项所述之浅沟槽隔离区形成方法,其中该平坦化制程为化学机械研磨(CMP)或回蚀刻(etch back)程序。26.如申请专利范围第15项所述之浅沟槽隔离区形成方法,更包含于该平坦化程序后,进行一退火程序。图式简单说明:第1A至1C图均为剖面图,绘示以习知高密度电浆化学气相沈积技术形成浅沟槽隔离区的制造流程;第2图显示习知HDPCVD应用于高深宽比沟槽,沟填不完全示意图;第3-11图显示本发明浅沟槽隔离区形成方法之一实施例制程剖面示意图。
地址 桃园县龟山乡华亚科技园区复兴三路六六九号