发明名称 半导体装置
摘要 抑制动态随机存取记忆体的复新特性降低。而且,谋求提高搭载动态随机存取记忆体的半导体装置的可靠度。一种半导体装置,其特征为:具有在半导体基板的主面形成由场效电晶体与电容元件之串联电路所构成的记忆胞之动态随机存取记忆体,其中面对该半导体基板的主面之背面具有被遮光体覆盖的半导体晶片。遮光体系吸收或反射波长1.12〔μm〕以下的可见光到近红外光。半导体基板的侧面被遮光体覆盖。
申请公布号 TW544821 申请公布日期 2003.08.01
申请号 TW089113480 申请日期 2000.07.07
申请人 日立制作所股份有限公司 发明人 早川克己;佐佐木雅子
分类号 H01L21/58 主分类号 H01L21/58
代理机构 代理人 林志刚 台北市中山区南京东路二段一二五号七楼
主权项 1.一种半导体装置,其特征为:具有在半导体基板的主面,形成由场效电晶体与电容元件之串联电路所构成的记忆胞之动态随机存取记忆体,面对该半导体基板的主面之背面具有被遮光体覆盖的半导体晶片。2.一种半导体装置,其特征为:具有在半导体基板的主面,形成由场效电晶体与电容元件之串联电路所构成的记忆胞之动态随机存取记忆体,面对该半导体基板的主面之背面及侧面具有被遮光体覆盖的半导体晶片。3.一种半导体装置,其特征包含:半导体基板;动态随机存取记忆体,具有在该半导体基板的主面,形成由场效电晶体与电容元件之串联电路所构成的记忆胞;半导体晶片,具有形成在该半导体基板的主面上之电极焊垫;导线,经由导电性凸块与该半导体晶片的电极焊垫电性连接;树脂,在该半导体基板的主面上,覆盖该半导体晶片的主面;其中面对该半导体基板的主面之背面系被遮光体覆盖。4.一种半导体装置,其特征包含:半导体基板;动态随机存取记忆体,具有在该半导体基板的主面,形成由场效电晶体与电容元件之串联电路所构成的记忆胞;半导体晶片,具有形成在该半导体基板的主面上之电极焊垫;导线,经由导电性凸块与该半导体晶片的电极焊垫电性连接;树脂,在该半导体基板的主面上,覆盖该半导体晶片的主面;其中面对该半导体基板的主面之背面及侧面系被遮光体覆盖。5.如申请专利范围第1项至第4项中任一项所述之半导体装置,其中该遮光体系由混入多数个吸收或反射至少可见光到近红外光的粒子之树脂所构成。6.如申请专利范围第5项所述之半导体装置,其中该遮光体系由金属所构成。7.如申请专利范围第5项所述之半导体装置,其中该半导体基板系由矽所构成。8.一种电子装置,其特征为:具有在半导体基板的主面,形成由场效电晶体与电容元件之串联电路所构成的记忆胞之动态随机存取记忆体,面对该半导体基板的主面之背面具有被遮光体覆盖的半导体晶片,其中该半导体装置系呈该半导体的主面与封装基板相对的状态,封装于该封装基板。9.一种半导体装置,包含:(a)、具有孔的绝缘胶带;(b)、复数条导线,配置于该绝缘胶带上,该复数条导线的一端延伸于该绝缘胶带的该孔,该复数条导线的另一端延伸于该绝缘胶带外;(c)、半导体晶片,具有主面与面对该主面的背面,且配置于该绝缘胶带的该孔,该半导体晶片具备:DRAM,具有形成于该主面的记忆胞,每一该记忆胞包含场效电晶体与电容元件的串联电路;复数个电极焊垫,形成于该主面;以及表面保护膜,形成用以覆盖该主面且使该复数个电极焊垫暴露,其中该复数条导线的该一端经由凸块电极电性连接于该复数个电极焊垫;(d)、树脂构件,密封该半导体晶片的该主面以及该复数条导线的该一端;以及(e)、遮光体,形成用以覆盖该半导体晶片的该背面。10.如申请专利范围第9项所述之半导体装置,其中该遮光体包含混入多数个吸收或反射至少可见光到近红外光的粒子之树脂。11.如申请专利范围第10项所述之半导体装置,其中该表面保护膜包含作为抗阿尔发射线的遮蔽的树脂膜。12.如申请专利范围第10项所述之半导体装置,其中该半导体基板包含矽基板。13.如申请专利范围第9项所述之半导体装置,其中该遮光体包含金属。14.如申请专利范围第9项所述之半导体装置,其中该遮光体覆盖该半导体晶片的侧面。15.如申请专利范围第9项所述之半导体装置,其中该复数条导线的另一端在该半导体晶片的厚度方向被弯曲以离开该半导体晶片,其中该复数条导线的另一端是作为应焊接到印刷电路板的外导线。图式简单说明:图1系表示本发明的第一实施例之TCP型半导体装置的模式平面图。图2系图1所示的TCP型半导体装置的模式剖面图。图3系用以说明图2所示的半导体晶片的概略构成之模式剖面图。图4系图2所示的半导体晶片的平面布置图。图5系搭载于图2所示的半导体晶片之动态随机存取记忆体的等价电路图。图6系用以说明图5所示的记忆胞的概略构成之模式剖面图。图7系将图1所示的TCP型半导体装置封装于封装基板的状态的模式剖面图。图8系表示本发明的第二实施例之TCP型半导体装置的模式剖面图。图9系表示本发明的第三实施例之TCP型半导体装置的模式剖面图。图10系表示本发明的第四实施例之BGA型半导体装置的模式剖面图。图11系表示本发明的第五实施例之CSP型半导体装置的模式剖面图。图12系用以显示说明习知的问题点之动态随机存取记忆体的tREF-光照度依存性图。
地址 日本