| 主权项 |
1.一种半导体装置,包含:一保险丝,连接于一第一配线与一第二配线间;以及一第一低热传导部,在该第一配线中未连接有该保险丝之处连接于该第一配线与一第三配线间;其中该第一低热传导部包含热传导系数低于用以形成该第一配线之材料的热传导系数之材料。2.如申请专利范围第1项之半导体装置,更包含一第二低热传导部,在该第二配线中未连接有该保险丝之处连接于该第二配线与一第四配线间;其中该第二低热传导部包含热传导系数低于用以形成该第二配线之材料的热传导系数之材料。3.如申请专利范围第1项之半导体装置,更包含一第三低热传导部,在该第一配线中未连接有该保险丝与该第一低热传导部之处连接于该第一配线与一第五配线间;其中该第三低热传导部包含热传导系数低于用以形成该第一配线之材料的热传导系数之材料。4.如申请专利范围第1至第3项中任一项之半导体装置,其中该配线主要包含Al或Cu,且该低热传导部包含W。5.如申请专利范围第1至第3项中任一项之半导体装置,其中该配线主要包含Al或Cu,且该保险丝包含W。6.如申请专利范围第1至第3项中任一项之半导体装置,其中该配线主要包含Al或Cu,且该保险丝与该低热传导部包含多晶矽。7.如申请专利范围第1至第3项中任一项之半导体装置,其中该保险丝与该低热传导部包含一相同的材料。8.如申请专利范围第1至第3项中任一项之半导体装置,其中该低热传导部作为一保险丝。9.一种半导体装置,包含:一保险丝,由一嵌埋材料填满穿过一层间绝缘膜的一通孔而形成;一第一低热传导部,由该嵌埋材料填满穿过该层间绝缘膜的另一通孔而形成;一第一配线,连接至该保险丝与该第一低热传导部且形成于该层间绝缘膜之一上层或一下层中;一第二配线,连接至该保险丝且形成于与该第一配线不同层之一层中;以及一第三配线,连接至该第一低热传导部且形成于与该第一配线不同层之一层中;其中用于该第一低热传导部的嵌埋材料之热传导系数低于用以形成该第一配线之材料的热传导系数。10.如申请专利范围第9项之半导体装置,其中该第一配线形成于该层间绝缘膜之一上层中,且该保险丝之熔断系藉由从一上层侧施加一雷射束至该第一配线中用于该保险丝之一接触处而完成。11.如申请专利范围第9项之半导体装置,其中该保险丝包含复数个第一插塞,平行地连接于该第一配线与该第二配线间,嵌埋于穿过该层间绝缘膜之复数个通孔中;并且该第一低热传导部包含复数个第二插塞,平行地连接于该第一配线与该第三配线间,嵌埋于穿过该层间绝缘膜之复数个其他通孔中。12.如申请专利范围第11项之半导体装置,其中该第一插塞之深宽比不小于1但不大于5,且该第二插塞之深宽比不小于1但不大于5。13.一种半导体装置,包含:一保险丝,由一嵌埋材料填满形成于一层间绝缘膜中的一凹槽部或穿过该层间绝缘膜的一渠沟而形成;一第一低热传导部,由该嵌埋材料填满形成于该层间绝缘膜中的另一凹槽部或穿过该层间绝缘膜的另一渠沟而形成;以及一第一配线、一第二配线、与一第三配线,形成于该层间绝缘膜之一上层或一下层中;其中:该保险丝之一端与另一端分别连接至该第一配线与该第二配线;并且该第一低热传导部之一端连接至该第一配线之另一端,而该第一低热传导部之另一端连接至该第三配线;并且用于该第一低热传导部的嵌埋材料之热传导系数低于用以形成该第一配线之材料的热传导系数。14.如申请专利范围第13项之半导体装置,其中该保险丝之熔断系藉由从一上层侧施加一雷射束至该保险丝而完成。15.一种半导体装置,包含:一保险丝、一第一低热传导部、与一第二低热传导部,皆包含多晶矽且形成于一元件隔绝氧化层上;以及一第一配线与一第二配线,皆形成于一第一配线层中;其中:该保险丝藉由一第一接触插塞连接至该第一配线,而该保险丝藉由一第二接触插塞连接至该第二配线;并且该第一配线藉由一第三接触插塞连接至该第一低热传导部,而该第二配线藉由一第四接触插塞连接至该第二低热传导部;并且该第一低热传导部之热传导系数低于该第一配线之热传导系数,且该第二低热传导部之热传导系数低于该第二配线之热传导系数。16.如申请专利范围第15项之半导体装置,其中该保险丝之熔断系藉由从一上层侧施加一雷射束至该保险丝而完成。17.一种保险丝熔断方法,藉由使用一雷射束熔断连接于一第一配线之一端与一第二配线之一端间之一保险丝,其中该第一配线之另一端连接至一低热传导部,该低热传导部之热传导系数低于该第一配线,藉以防止在雷射束照射处所产生的热量更越过该低热传导部而传导。18.如申请专利范围第17项之保险丝熔断方法,其中该雷射束照射处系位于该保险丝上。19.如申请专利范围第17项之保险丝熔断方法,其中该保险丝系形成为嵌埋入穿过一层间绝缘膜的一通孔内,且该第一配线系形成于该层间绝缘膜之一上层中以覆盖该保险丝;并且该雷射束照射处系位于该第一配线中用于该保险丝之一接触处之一上层侧上。图式简单说明:图1(a)与1(b)系分别显示依据本发明之半导体装置之示意平面图与剖面图。图2(a)至2(c)系显示依据本发明之半导体装置之制造方法之步骤之一系列剖面图。图3(a)与3(b)系显示依据本发明之半导体装置之示意剖面图。图4(a)与4(b)系分别显示依据本发明之另一半导体装置之示意平面图与剖面图。图5(a)与5(b)系分别显示依据本发明之另一半导体装置之示意平面图与剖面图。图6(a)与6(b)系分别显示依据本发明之另一半导体装置之示意平面图与剖面图。图7(a)与7(b)系分别显示依据本发明之另一半导体装置之示意平面图与剖面图。图8(a)与8(b)系分别显示依据本发明之另一半导体装置之示意平面图与剖面图。图9(a)至9(c)系显示依据本发明之半导体装置之制造方法之步骤之一系列剖面图。图10(a)与10(b)系显示依据本发明之半导体装置之示意剖面图。图11系显示依据本发明之半导体装置之示意剖面图。图12(a)至12(c)系显示习知的半导体装置之一组示意剖面图。图13(a)至13(c)系显示另一习知的半导体装置之一组示意剖面图。图14系显示另一习知的半导体装置之示意剖面图。 |
