| 主权项 |
1.一种管理随机存取记忆体之记忆体存取的方法,包括:撷取一读取锁住记忆体参考请求;及如该读取锁住记忆体参考请求正在请求存取一解除锁定之记忆体位置,及如一读取锁住失误伫列至少包含一读取锁住记忆体参考请求时,则将该读取锁住记忆体参考请求置放在该读取锁住失误伫列的末端。2.如申请专利范围第1项之方法,其中该随机存取记忆体系在一个平行、植基于硬体的多重串线处理器中。3.如申请专利范围第1项之方法,其中该随机存取记忆体包括一个静态随机存取记忆体。4.如申请专利范围第1项之方法,更进一步包括:如该读取锁住记忆体参考请求正在请求存取一个锁住之记忆体位置,则将该读取锁住记忆体参考置放在一个读取锁住失误伫列的末端。5.如申请专利范围第1项之方法,更进一步包括:以将该等读取锁住记忆体参考请求置放在该读取锁住失误伫列中的顺序,自该读取锁住失误伫列中移除该等读取锁住记忆体参考请求。6.如申请专利范围第1项之方法,其中自一个读取伫列中撷取该读取锁住记忆体参考请求。7.如申请专利范围第1项之方法,其中自一个顺序伫列中撷取该读取锁住记忆体参考请求。8.如申请专利范围第1项之方法,其中该读取锁住失误伫列包含若干条目,该条目总数等于可执行该等读取锁住记忆体参考请求之内文总数减去壹。9.如申请专利范围第1项之方法,更进一步包括:将一个读取锁住记忆体参考请求置放在一个伫列中,其中该伫列包含一个正在请求存取该相同记忆体位置的读取锁住记忆体参考请求。10.一种包括一个电脑可读取媒体之物件,其中该电脑可读取媒体储存用以管理随机存取记忆体之记忆体存取的电脑可执行指令,该等指令导致一个电脑:撷取一读取锁住记忆体参考请求;及如该读取锁住记忆体参考请求正在请求存取一解除锁定之记忆体位置,及如一读取锁住失误伫列至少包含一读取锁住记忆体参考请求时,则将该读取锁住记忆体参考请求置放在该读取锁住失误伫列的末端。11.如申请专利范围第10项之物件,其中该随机存取记忆体系在一个平行、植基于硬体的多重串线处理器中。12.如申请专利范围第10项之物件,其中该随机存取记忆体包括一个静态随机存取记忆体。13.如申请专利范围第10项之物件,其中如该读取锁住记忆体参考请求正在请求存取一个锁住之记忆体位置时,则该等指令更进一步使一个电脑将该读取锁住记忆体参考请求置放在一个读取锁住失误伫列的末端。14.如申请专利范围第10项之物件,其中该等指令更进一步使一个电脑:以将该等读取锁住记忆体参考请求置放在该读取锁住失误伫列中的顺序,自该读取锁住失误伫列中移除该等读取锁住记忆体参考请求。15.如申请专利范围第10项之物件,其中自一个读取伫列中撷取该读取锁住记忆体参考请求。16.如申请专利范围第10项之物件,其中自一个顺序伫列中撷取该读取锁住记忆体参考请求。17.如申请专利范围第10项之物件,其中该读取锁住失误伫列包含若干条目,该条目总数等于可执行该等读取锁住记忆体参考请求之内文总数减去壹。18.如申请专利范围第10项之物件,其中该等指令更进一步使一个电脑将一个读取锁住记忆体参考请求置放在一个伫列中,其中该伫列包含一个正在请求存取该相同记忆体位置的读取锁住记忆体参考请求。19.一种用以管理存取随机存取记忆体之控制器,包括:一位址内容可定址记忆体,支援记忆体中锁住之位置;及一读取锁住失误伫列,储存读取锁住记忆体参考请求,其中当该读取锁住失误伫列至少包含一个条目时,则该等读取锁住记忆体参考请求要求存取该位址内容可定址记忆体中解除锁定之记忆体位置。20.如申请专利范围第19项之控制器,其中该随机存取记忆体系在一个平行、植基于硬体的多重串线处理器中。21.如申请专利范围第19项之控制器,其中该随机存取记忆体包括一个静态随机存取记忆体。22.如申请专利范围第19项之控制器,其中如该读取锁住记忆体参考请求要求存取一个锁住之记忆体位置时,则将该等读取锁住记忆体参考请求储存在该读取锁住失误伫列的末端。23.如申请专利范围第19项之控制器,其中以将该等读取锁住记忆体参考请求置放在该读取锁住失误伫列中的顺序,自该读取锁住失误伫列中移除该等读取锁住记忆体参考请求。24.如申请专利范围第19项之控制器,其中该读取锁住失误伫列包含若干条目,该条目总数等于可执行该等读取锁住记忆体参考请求之内文总数减去壹。图式简单说明:图1,为一个使用一植基于硬体的多重串线处理器之通讯系统的方块图;图2,为用于该植基于硬体的多重串线处理器中之一个用作等待时间有限作业之记忆体控制器的方块图;图3,为该植基于硬体的多重串线处理器中该一个记忆体控制器其操作的流程图;图4,为该植基于硬体的多重串线处理器中该一个记忆体控制器其操作的流程图。 |
