| 主权项 |
1.一种用于中断与恢复电脑系统运作的方法,该方法包含:回应一中断指示,扫描该电脑系统内组件积体电路内部暂存器的状态,以便从扫描暂存器内读取对应至该状态的资料;将该状态储存到非挥发性储存装置内;以及停止供电给该组件积体电路。2.如申请专利范围第1项之方法,进一步包含步骤:恢复供电给该组件积体电路,以回应一恢复指示;从该非挥发性储存装置读取该状态;以及利用将对应到该状态的资料写入该扫描暂存器内,将该状态回复到该组件积体电路内。3.如申请专利范围第2项之方法,进一步包含:在储存该状态之前,停止该组件积体电路内的系统时脉讯号;以及在恢复供电给该组件积体电路之后,开始该组件积体电路内的系统时脉讯号。4.如申请专利范围第2项之方法,其中该非挥发性储存装置位于该组件积体电路内,并且其中将该状态的储存会在该非挥发性储存装置内将对应到该状态的资料移动到该组件积体电路内,并且其中该状态的恢复会从该组件积体电路内恢复该状态。5.如申请专利范围第4项之方法,其中该非挥发性储存装置包含耦合到待机电源供应器的随机存取记忆体,并且其中该停止供电到该组件积体电路并未停止供电给该非挥发性储存装置。6.如申请专利范围第5项之方法,进一步包含:在扫描该状态之后等待一预定时间;以及回应该预定经过的时间,将该扫描的状态传回该组件积体电路之外的第二非挥发性储存装置。7.如申请专利范围第4项之方法,其中该非挥发性储存装置等可电抹除唯读记忆体,并且其中储存该状态会将该状态写入该可电抹除唯读记忆体。8.如申请专利范围第2项之方法,其中该非挥发性储存装置外接于该组件积体电路,并且其中该储存以及写入步骤会透过该内部暂存器与外部储存装置之间的介面传送该状态。9.如申请专利范围第2项之方法,进一步包含于接收该中断指示后等待一预定时间,并且其中会执行储存该状态以回应该预定时间的经过。10.如申请专利范围第2项之方法,其中该扫描该状态会透过一序列测试埠介面读取该状态。11.如申请专利范围第2项之方法,其中该扫描该状态会透过边界扫描暂存器读取该状态,并且其中该方法进一步包含将该组件积体电路置于扫描模式,以回应接收到该中断指示。12.如申请专利范围第2项之方法,其中该电脑系统包含耦合至共用滙流排的一现用与一待机单元,其中该组件积体电路位于该待机单元内,其中该扫描该状态、储存该状态以及停止供电都在系统初始化时执行,并且会执行该恢复供电、读取该状态以及恢复该状态的步骤,以回应将该待机单元变成现用单元的指示。13.一种电脑系统,包括:一组件积体电路,具有可透过扫描暂存器存取的内部功能暂存器;一耦合到该组件积体电路的非挥发性储存装置,用于储存该组件积体电路的状态以回应一中断指示,其中透过该扫描暂存器从该组件积体电路内读取该状态;以及一耦合到该组件积体电路的可控制电源供应器,用于在该组件积体电路运作时供电给该组件积体电路,以及用于在该状态存入该挥发性储存装置后停止供电。14.如申请专利范围第13项之电脑系统,进一步包含一用于关闭该组件积体电路内系统时脉讯号,如此可将该状态情况冻结的时脉控制电路。15.如申请专利范围第13项之电脑系统,其中该非挥发性储存装置位于该组件积体电路内。16.如申请专利范围第15项之电脑系统,其中该非挥发性储存装置包含耦合至待机电源供应器的随机存取记忆体,并且其中该待机电源供应器在该可控制电源供应器停止供电给该组件积体电路之后,将持续供电给该随机存取记忆体。17.如申请专利范围第13项之电脑系统,进一步包含:一耦合至该组件积体电路用于储存该状态的第二非挥发性储存装置;以及一用于决定预定的时间何时消逝的计时器,其中该状态会在该可控制电源供应器停止供电给该组件积体电路之前写入到该第二非挥发性储存装置。18.如申请专利范围第13项之电脑系统,其中该非挥发性储存装置为可电抹除唯读记忆体。19.如申请专利范围第13项之电脑系统,其中该非挥发性储存装置外接于该组件积体电路,并且其中该电脑系统进一步包含一位于该内部暂存器与该外部储存装置之间的介面,并且其中该状态透过该介面来传送。20.如申请专利范围第19项之电脑系统,其中该介面为一序列测试埠介面。21.如申请专利范围第20项之电脑系统,其中该序列测试埠介面包含一依照连结测试动作群组(JTAG)规格的测试埠,并且其中该状态利用发出特殊JTAG命令来传输。22.如申请专利范围第13项之电脑系统,其中该组件积体电路包含边界扫描暂存器,并且其中利用将该组件积体电路置于扫描模式内来读取该状态。23.如申请专利范围第13项之电脑系统,进一步包含:一用于耦合处理与周边组件的滙流排;一耦合到该滙流排的现用组件;以及一内含该组件积体电路、耦合至该滙流排的待机组件,并且其中该状态会在系统初始化时存入该非挥发性储存装置内,并且取出该状态以回应该待机组件变成现用的指示。24.如申请专利范围第13项之电脑系统,进一步包含一用于读取该组件积体电路状态的电源控制逻辑处理器。25.如申请专利范围第24项之电脑系统,其中该电源控制逻辑处理器控制该可控制电源供应器供电给该组件积体电路。26.如申请专利范围第24项之电脑系统,进一步包含一耦合至该电源控制逻辑的时脉控制电路,用于关闭该组件积体电路内系统时脉讯号叫回应该关机处理器。27.如申请专利范围第24项之电脑系统,其中该关机处理器位于该组件积体电路内,并且其中该电源控制逻辑耦合至另一电源供应器,如此当该可控制电源供应器停止供电给该组件积体电路时,电源还是可持续供应给电源控制逻辑。28.一种用于电脑系统内的组件积体电路,包含:可透过扫描暂存器存取的内部暂存器;以及用于储存该内部暂存器状态以回应一中断指示的内部非挥发性储存装置。29.如申请专利范围第28项之组件积体电路,其中该内部非挥发性储存装置包含可电抹除唯读记忆体。30.如申请专利范围第28项之组件积体电路,其中该非挥发性储存装置包含耦合到待机电源供应器输入的随机存取记忆体,该电源供应器用于在主电源供应器接脚停止供电后供电给该随机存取记忆体。31.如申请专利范围第28项之组件积体电路,进一步包含一位于该组件积体电路内的电源控制逻辑,用于将该状态传送到该非挥发性储存装置。32.如申请专利范围第28项之组件积体电路,进一步包含用于在该状态储存之后停止将时脉讯号供应给功能区块的时脉控制逻辑。图式简单说明:图1A为其中说明本发明较佳具体实施例的电脑系统组件方块图;图1B为图1A的电脑系统组件内扫描暂存器的图解图式;图2为依照本发明较佳具体实施例的电脑系统方块图;图3为依照本发明较佳具体实施例的作业系统运作流程图;图4为依照本发明较佳具体实施例的电源控制逻辑运作流程图;以及图5为依照本发明其他具体实施例的电脑系统方块图。 |
