| 主权项 |
1.一种捕捉式非挥发性记忆体单元,其系包括有:一个P型半导体基板,该P型基板包括有一个源极、一个与该源极分隔之汲极、以及一个被形成在该源极与该汲极之间的通道区域;一个第一绝缘层,系覆盖住该通道区域;一个非传导式电荷捕捉层,系覆盖住该第一绝缘层;一个第二绝缘层,系覆盖住该非传导式电荷捕捉层;一个闸极,覆盖住该第二绝缘层;一个邻近于该汲极之第一电荷储存区域;以及一个邻近于该源极之第二电荷储存区域;该非传导式电荷捕捉层系于该记忆体单元之一抹除状态中接收并保持电子;且该非传导式电荷捕捉层之该第一及第二电荷储存区域的净电荷系于该记忆体单元之一写入状态中被降低。2.根据申请专利范围第1项所述之记忆体单元,其中,该源极系为一嵌入式N+接面区域。3.根据申请专利范围第1项所述之记忆体单元,其中,该汲极系为一嵌入式N+接面区域。4.根据申请专利范围第1项所述之记忆体单元,其中,该闸极系为由一导电性材料所制成者。5.根据申请专利范围第1项所述之记忆体单元,其中,该第一及第二绝缘层系为由氧化矽所制成者。6.根据申请专利范围第1项所述之记忆体单元,其中,该非传导式电荷捕捉层系为从氮化物及多晶矽所构成之一群中所选出的一个所制成者。7.根据申请专利范围第1项所述之记忆体单元,其更包括有一个覆盖该通道区域的穿隧层,其中,该穿隧层系包括有用于电子与电洞之能障,其系低于该第一绝缘层之能障。8.根据申请专利范围第7项所述之记忆体单元,其中,该穿隧层系为从氧化钛及BST(钡、锶、钽化合物)所构成之一群中所选出的一个所制成者。9.一种用于捕捉式非挥发性记忆体单元的方法,包括以下步骤:提供一个P型半导体基板;形成一个源极、一个与该源极分隔之汲极、以及一个被形成在该源极与该汲极之间的通道区域;形成一个覆盖住该通道区域之第一绝缘层;形成一个覆盖住该第一绝缘层之非传导式电荷捕捉层;形成一个覆盖住该非传导式电荷捕捉层之第二绝缘层;形成一个覆盖住该第二绝缘层之闸极;提供一个邻近于该汲极之第一电荷储存区域;以及提供一个邻近于该源极之第二电荷储存区域;该非传导式电荷捕捉层系于一抹除状态中接收并保持电子;以及当该记忆体单元处于一写入状态中之时,降低该非传导式电荷捕捉层之该等电荷储存区域的净电荷。10.根据申请专利范围第9项所述之方法,其中,该源极系为一嵌入式N+接面区域。11.根据申请专利范围第9项所述之方法,其中,该汲极系为一嵌入式N+接面区域。12.根据申请专利范围第9项所述之方法,其中,该闸极系为由一导电性材料所制成者。13.根据申请专利范围第9项所述之方法,其中,该第一及第二绝缘层系为由氧化矽所制成者。14.根据申请专利范围第9项所述之方法,其中,该非传导式电荷捕捉层系为从氮化物及多晶矽所构成之一群中所选出的一个所制成者。15.根据申请专利范围第9项所述之方法,更包括有形成一个覆盖该通道区域之穿隧层的步骤,其中,该穿隧层系包括有用于电子与电洞之能障,其系低于该第一绝缘层之能障。16.根据申请专利范围第15项所述之方法,其中,该穿隧层系为从氧化钛及BST(钡、锶、钽化合物)所构成之一群中所选出的一个所制成者。17.根据申请专利范围第9项所述之方法,更包括有以下步骤:运用一第一电压差介于该源极和该汲极之一第一电极与该闸极之间,其中该第一电压差系被运用以切断从该第一电极至该闸极之电流;以及运用一第二电压差介于该闸极与该源极和该汲极之一第二电极之间,其中该第二电压差系被运用以形成一个电场,此电场系会致使一电流沿着从该第二电极至该捕捉层之路径;其中,该记忆体单元系为处于该写入状态之中;以及其中,该记忆体单元之一位元系被写入。18.根据申请专利范围第9项所述之方法,更包括有以下步骤:运用一第一电压差介于该源极和该汲极之一第一电极与该闸极之间,其中该第一电压差系被运用以形成一个电场,此电场系会致使一电流沿着从该第一电极至该捕捉层之路径;以及运用一第二电压差介于该闸极与该源极和该汲极之一第二电极之间,其中该第二电压差系被运用以形成一第二电场,此电场系会致使一第二电流沿着从该第二电极至该捕捉层之一第二路径;其中,该记忆体单元系为处于该写入状态之中;以及其中,该记忆体单元之二位元系被写入。19.根据申请专利范围第9项所述之方法,更包括有以下步骤:运用一第一电压差介于该源极和该汲极之一第一电极与该闸极之间;以及运用一第二电压差介于该闸极与该源极和该汲极之一第二电极之间,其中该第二电压差系被运用以开启该第二电极和该闸极;以及读取该第一电极之一位元状态;其中,该记忆体单元之一位元系被读取。20.根据申请专利范围第9项所述之方法,更包括有以下步骤:运用一电压差介于该闸极与该半导体基板之间,其中,该电压系被运用以致使一电流沿着从该半导体基板至该捕捉层的路径而流动;其中,该记忆体单元系为处于该抹除状态之中。21.根据申请专利范围第9项所述之方法,更包括有以下步骤:运用一电压差介于该闸极与该半导体基板之间,其中,该电压系被运用以致使一电流沿着从该闸极至该捕捉层的方向而流动;其中,该记忆体单元系为处于该抹除状态之中。22.根据申请专利范围第9项所述之方法,更包括有以下步骤:运用一第一电压至该闸极;使该板导体基板接地;将一系列的双极脉波输入至该汲极和该源极之一第一电极;使该汲极和该源极之一第二电极进行浮接;其中,该双极脉波的每一个系更包括有一个第二电压以及一个小于该第二电压之第三电压,其中,该第三电压系被运用以致使电子从该第一电极处离开;并且其中,该第二电压系被运用以切断从该第一电极至该半导体基板之电子流动,并且用以诱导该等电子被注入至该捕捉层之中,用以抹除该捕捉式非挥发性记忆体单元。23.根据申请专利范围第22项所述之方法,更包括有选择该双极脉波之总数以诱导电荷被储存于该捕捉层之中、用以抹除该捕捉式非挥发性记忆体单元的步骤。24.根据申请专利范围第9项所述之方法,更包括有以下步骤:运用一第一电压至该闸极;使该半导体基板接地;将一系列的双极脉波同步地输入至该汲极和该源极;该双极脉波的每一个系更包括有一个第二电压以及一个小于该第二电压之第三电压;其中,该第三电压系被运用以致使该等电子从该汲极和该源极处处离开;其中,该第二电压系被运用以切断从该汲极和该源极至该半导体基板的电子流动,并且用以诱导该等电子从该半导体基板处被注入至该捕捉层之中,用以抹除该捕捉式非挥发性记忆体单元。25.根据申请专利范围第24项所述之方法,更包括有选择该双极脉波之总数以诱导电荷被储存于该捕捉层之中、用以抹除该捕捉式非挥发性记忆体单元的步骤。26.根据申请专利范围第9项所述之方法,更包括有以下步骤:运用一第一电压至该闸极;使该汲极和该源极接地;输入一系列的双极脉波至该半导体基板;该双极脉波的每一个更包括有一个第二电压以及一个小于该第二电压之第三电压;其中,该第二电压系被运用以致使该等电子从该汲极和该源极处离开;其中,该第三电压系被运用以切断从该汲极和该源极至该半导体基板的电流流动,并且用以致使该等电子从该半导体基板处被注入至该捕捉层之中,用以抹除该捕捉式非挥发性记忆体单元。27.根据申请专利范围第26项所述之方法,更包括有选择该双极脉波之总数以诱导电荷被储存于该捕捉层之中、用以抹除该捕捉式非挥发性记忆体单元的步骤。28.根据申请专利范围第9项所述之方法,其更包括有以下步骤:提供一个包围该半导体基板之N型井;运用电压至该闸极、该P型井以及该N型井,用以产生一个电子流路径而诱导电子从该N型井处流动至该P型井处,并且通过该第一绝缘层而被注入至该捕捉层之中。29.根据申请专利范围第28项所述之方法,更包括有形成一个P+区域于该P型井中的步骤。30.根据申请专利范围第28项所述之方法,更包括有形成一个N+区域于该N型井中的步骤。31.根据申请专利范围第9项所述之方法,更包括有以下步骤:提供一个N+注入器于该半导体基板中;使该汲极和该源极接地;以及运用电压至该闸极、该P型井、以及该N+注入器,用以产生一电流路径,其系诱导该等电子从该N+注入器处流动至该P型井,并且通过该第一绝缘层而被注入至该捕捉层中。32.根据申请专利范围第31项所述之方法,更包括有形成一个P+区域于该P型井中的步骤。33.一种捕捉式非挥发性记忆体单元,包括:一个P型半导体基板,该P型半导体基板包括有一个源极、一个与该源极分隔之汲极、以及一个被形成在该源极与该汲极之间的通道;一个第一绝缘层,系覆盖住该通道;一个非传导式电荷捕捉层,系覆盖住该第一绝缘层;一个第二绝缘层,系覆盖住该非传导式电荷捕捉层;一个闸极,系覆盖住该第二绝缘层;一个邻近于该汲极之第一电荷储存区域;以及一个邻近于该源极之第二电荷储存区域;该非传导式电荷捕捉层系将被注入至该非传导式电荷捕捉层中的电子接收并保持在该第一及第二电荷储存区域中;其中,该等电子系于该记忆体单元之一抹除状态中被储存在该非传导式电荷捕捉层中;以及该电洞系于该记忆体单元之一写入状态中被注入该非传导式电荷捕捉层中。34.根据申请专利范围第33项所述之记忆体单元,其中,该源极系为一嵌入式N+接面区域。35.根据申请专利范围第33项所述之记忆体单元,其中,该汲极系为一嵌入式N+接面区域。36.根据申请专利范围第33项所述之记忆体单元,其中,该闸极系为由一导电性材料所制成者。37.根据申请专利范围第33项所述之记忆体单元,其中,该第一及第二绝缘层系为由氧化矽所制成者。38.根据申请专利范围第33项所述之记忆体单元,其中,该非传导式电荷捕捉层系为从氮化物及多晶矽所构成之一群中所选出的一个所制成者。39.根据申请专利范围第33项所述之记忆体单元,其更包括有一个覆盖该通道的穿隧层,其中,该穿隧层系包括有用于电子与电洞之能障,其系低于该第一绝缘层之能障。40.根据申请专利范围第39项所述之记忆体单元,其中,该穿隧层系为从氧化钛及BST(钡、锶、钽化合物)所构成之一群中所选出的一个所制成者。图式简单说明:第一图系说明了习知之非挥发性记忆体单元;第二图系说明了根据本发明较佳实施例之非挥发性记忆体单元;第三图系说明了根据本发明另一实施例而带有一穿隧层之非挥发性记忆体单元;第四A图以及第四B图系分别说明了针对根据本发明一实施例之非挥发性记忆体单元之源极位元和汲极位元来进行写入之示例性操作;第五A图以及第五B图系分别说明了针对根据本发明另一实施例之非挥发性记忆体单元之源极位元和汲极位元来进行读取之示例性操作;第六A图系说明了在接近源极之一位元系处于低状态中、而接近汲极之位元系处于低状态和高状态中之时,用于读取接近源极之该位元的示例性能障分布及电压分布;第六B图系说明了在接近源极之一位元系处于高状态中、而接近汲极之位元系处于低和高状态中之时,用于读取接近源极之该位元的示例性能障分布及电压分布;第六C图系说明了在接近汲极之一位元系处于低状态中、而接近源极之位元系处于低和高状态中之时,用于读取接近汲极之该位元的示例性能障分布及电压分布;第六D图系说明了在接近汲极之一位元系处于高状态中、而接近源极之位元系处于低和高状态中之时,用于读取接近汲极之该位元的示例性能障分布及电压分布;第七图系说明了根据本发明之示例性抹除操作,其中电子系从半导体基板处被注入至捕捉层之中;第八图系说明了根据本发明之另一示例性抹除操作,其中电子系从闸极处被注入至捕捉层之中;第九图系说明了根据本发明之快闪型记忆体单元的示例性抹除操作,其系藉由以脉波刺激该基板而从汲极处注入热电子;第十图系说明了根据本发明之快闪型记忆体单元的另一示例性抹除操作,其系藉由以脉波刺激该基板而从源极和汲极处注入热电子;第十一图系说明了根据本发明之快闪型记忆体单元的再一示例性抹除操作,其系藉由以脉波刺激半导体基板而注入热电子;第十二图系说明了根据本发明之非挥发性记忆体单元更进一步之示例性抹除操作,其系使用从N型井处所发出之热电子来进行电子注入;以及第十三图系说明了根据本发明之非挥发性记忆体单元更进一步之示例性抹除操作,其系使用从N型注入器处所发出之热电子来进行电子注入。 |
