发明名称 半导体器件
摘要 本发明的课题涉及一种半导体器件,其目的是在不使导通电阻增大的前提下提高di/dt容量及dV/dt容量。并且,为了实现上述目的,在半导体衬底(1)的上主面内,设在栅极焊区(12)正下方区域的焊区下基区(5)不与源电极(11)连接,也不与被连接在源电极(11)上的主基区(4)连接。即,焊区下基区(5)被置于浮置状态。
申请公布号 CN1432197A 申请公布日期 2003.07.23
申请号 CN01810665.X 申请日期 2001.04.04
申请人 三菱电机株式会社 发明人 幡手一成;久本好明
分类号 H01L29/78 主分类号 H01L29/78
代理机构 中国专利代理(香港)有限公司 代理人 刘宗杰;叶恺东
主权项 1.一种半导体器件,它是备有具有上主面及下主面的半导体衬底(1)的半导体器件,其特征在于:上述半导体衬底(1)备有:被形成在上述上主面上的第1导电型的漏层(3);在上述漏层(3)中有选择地形成的比上述漏层(3)浅,并露出于上述上主面的第2导电型的主基区(4);在上述漏层(3)中有选择地形成的比上述漏层(3)浅,并露出于上述上主面的、不与上述主基区(4)连接且比上述主基区(4)深的第2导电型的焊区下基区(5);以及在上述主基区(4)中有选择地形成的比上述主基区(4)浅,并露出于上述上主面的第1导电型的源区(6),上述半导体器件还备有:被连接在上述主基区(4)和上述源区(6)上,但不连接到上述焊区(5)下基区的第1主电极(11);在上述主基区(4)内,隔着栅绝缘膜(8)与被夹在上述漏层(3)与上述源区(6)之间的区域即沟道区相对置的栅电极(9);在上述上主面内,隔着绝缘层(7)与上述焊区下基区(5)的露出面相对置,并被连接在上述栅电极(9)上的导电性的栅极焊区(12);以及被连接在上述下主面上的第2主电极(14)。
地址 日本东京都