| 主权项 |
1.一种分离闸极快闪记忆体之制造方法,该方法包括下列步骤:提供一基底;于该基底上形成图案化之一罩幕层;以图案化之该罩幕层为罩幕,于该基底中形成一沟渠;于该沟渠中形成一穿隧氧化层;于该沟渠中形成一第一导体层,该第一导体层之上表面低于该基底表面;移除该罩幕层;移除未被该第一导体层覆盖之该穿隧氧化层;于该第一导体层上形成一闸极介电层;于该基底上形成共形之一第一介电层;于该基底上形成一第二导体层,该第二导体层填满该沟渠;以及于该第二导体层两侧之该基底中形成一源极/汲极区。2.如申请专利范围第1项所述之分离闸极快闪记忆体之制造方法,其中于该第一导体层上形成该闸极介电层之步骤包括:于该沟渠内形成共形之一第二介电层;于该沟渠内形成一光阻层,该光阻层并未填满该沟渠且暴露出部分该第二介电层;以及移除未被该光阻层覆盖之该第一介电层,而于该第一导体层表面形成该闸极介电层。3.如申请专利范围第2项所述之分离闸极快闪记忆体之制造方法,其中该闸极介电层之材质包括氧化矽/氮化矽/氧化矽。4.如申请专利范围第2项所述之分离闸极快闪记忆体之制造方法,其中移除未被该光阻层覆盖之该第一介电层之方法包括湿式蚀刻法。5.如申请专利范围第4项所述之分离闸极快闪记忆体之制造方法,其中移除未被该光阻层覆盖之该第一介电层系以热磷酸溶液作为蚀刻剂。6.如申请专利范围第1项所述之分离闸极快闪记忆体之制造方法,其中该第一导体层系做为一浮置闸极。7.如申请专利范围第1项所述之分离闸极快闪记忆体之制造方法,其中该第二导体层系做为一控制闸极。8.如申请专利范围第1项所述之分离闸极快闪记忆体之制造方法,其中图案化之该罩幕层与该基底间更包括一垫氧化层。9.如申请专利范围第1项所述之分离闸极快闪记忆体之制造方法,其中以图案化之该罩幕层为罩幕,于该基底中形成该沟渠之步骤之前更包括于该基底中形成一浅沟渠隔离结构。10.一种分离闸极快闪记忆体,该沟渠式快闪记忆体包括:一基底,该基底中具有一沟渠;一浮置闸极,该浮置闸极设置于该沟渠中,且该浮置闸极之上表面低于该基底表面;一选择闸极,该选择闸极设置于该沟渠中之该浮置闸极上方并突出该基底表面;以及一源极/汲极区,该源极/汲极区设置于该选择闸极两侧之该基底中,且该源极/汲极区与该浮置闸极相距一距离。11.如申请专利范围第10项所述之分离闸极快闪记忆体,其中更包括一穿隧氧化层,该穿隧氧化层设置于该浮置闸极与该基底之间。12.如申请专利范围第10项所述之分离闸极快闪记忆体,其中更包括一闸极介电层,该闸极介电层设置于该浮置闸极与该选择闸极之间。13.如申请专利范围第10项所述之分离闸极快闪记忆体,其中更包括一介电层,该介电层设置于该选择闸极与该基底之间。14.如申请专利范围第12项所述之分离闸极快闪记忆体,其中该闸极介电层之材质包括氧化矽/氮化矽/氧化矽。15.如申请专利范围第10项所述之分离闸极快闪记忆体,其中更包括一淡掺杂区,该淡掺杂区设置于该源极/汲极区与该选择闸极之间。16.如申请专利范围第10项所述之分离闸极快闪记忆体,其中更包括一间隙壁,该间隙壁设置于该选择闸极之侧壁。图式简单说明:第1图为绘示本发明之分离闸极快闪记忆体之电路简图。第2图为绘示本发明之分离闸极快闪记忆体之上视图。第3A图至第3B图为绘示第2图中沿I-I'线之本发明较佳实施例一种分离闸极快闪记忆体元件之制造流程剖面图。第4A图至第4G图为绘示第2图中沿II-II'线之本发明较佳实施例一种分离闸极快闪记忆体元件之制造流程剖面图。第5图为绘示本发明之分离闸极快闪记忆体之剖面结构图。 |
