| 主权项 |
1.一种铜氧化膜之形成方法,其特征为在铜膜表面接触以pH=8~10或pH=9~10之氨水及过氧化氢水之混合液,而形成含有铜氨错合体之氧化膜。2.一种铜氧化膜之形成方法,其特征为包含在铜膜表面接触以pH=8~10或pH=9~10之氨水及过氧化氢水之混合液,而形成含有铜氨错合体之氧化膜之步骤,及将前述表面形成有氧化膜之铜膜暴露于pH=10~11之氨水及过氧化氢水之混合液之步骤。3.一种铜氧化膜之形成方法,其特征为包含以过氧化氢水在铜膜表面形成氧化膜之步骤,及将上述形成有氧化膜之铜膜暴露于pH=10~11之氨水与过氧化氢水之混合液中,而形成含铜氨错合体之氧化膜之步骤。4.一种铜膜蚀刻方法,其特征为包括以根据申请专利范围第1~3项中任一项之铜氧化膜形成方法,在前述铜膜表面形成含铜氨错合体之铜氧化膜的步骤,以及自前述铜膜选择性地除去前述铜氧化膜的步骤。5.如申请专利范围第4项之铜膜蚀刻方法,其中系以酸或硷除去前述铜氧化膜。6.一种半导体装置之制造方法,其特征为具有在半导体基板上之绝缘膜中所形成之配线沟或接触孔内埋入供形成配线或接触配线之铜膜之步骤,及藉由根据申请专利范围第1项至第3项中任一项之铜氧化膜之形成方法在前述铜膜表面形成含铜氨错合体之铜的氧化膜之步骤,及将前述铜氧化膜从前述铜膜上选择性除去之步骤。7.如申请专利范围第6项之半导体装置之制造方法,其中经除去前述铜氧化膜后的前述铜膜表面,系以愈接近前述配线沟或接触孔侧壁的区域愈深之方式经蚀刻。8.如申请专利范围第7项之半导体装置之制造方法,其中在前述配线沟或接触孔,或配线沟及接触孔和前述埋入之铜膜之间介有一层障壁金属。9.如申请专利范围第8项之半导体装置之制造方法,其中复具有在除去前述铜氧化膜后的前述铜膜上形成一层障壁金属之步骤。10.如申请专利范围第9项之半导体装置之制造方法,其中前述配线沟或接触孔,或配线沟及接触孔和前述埋入之铜膜之间介有之前述障壁金属,和前述铜膜上形成之前述障壁金属系由不同材质所构成。11.如申请专利范围第10项之半导体装置之制造方法,其中复具有将除去前述铜氧化膜后的前述铜膜暴露在氨水之步骤。12.如申请专利范围第11项之半导体装置之制造方法,其中系将前述半导体基板以1000rpm以上1600rpm以下之回转条件,将铜膜表面暴露在氨水中。图式简单说明:【图1(a)-(d)】说明本发明半导体装置之制造步骤半导体基板之剖面图。【图2(a)-(b)】说明本发明半导体装置之制造步骤半导体基板之剖面图。【图3(a)-(b)】说明本发明半导体装置之制造步骤半导体基板之剖面图。【图4】形成本发明多层配线半导体基板之剖面图。【图5】形成本发明多层配线半导体基板之剖面图。【图6】浸泡在调整pH后的SCl 1分钟使其表面形成氧化膜,用稀盐酸选择性蚀刻此氧化膜时表示铜蚀刻量之特性图。【图7(a)-(b)】蚀刻前铜表面及以本发明之方法蚀刻后铜表面之SEM像。【图8(a)-(b)】盐酸及过氧化氢水混合液和氨水及过氧化氢水混合液(pH=10.2)蚀刻后铜表面之SEM像。【图9】说明在本发明之层间绝缘膜上形成配线沟之铜配线表面形状之半导体基板之剖面图。【图10(a)-(b)】说明本发明效果之半导体基板之剖面图。【图11】铜配线形成流程图。【图12】以氨处理铜凹蚀时晶圆之配线电阻与回转数依存性之特性图。【图13(a)-(c)】既有埋入配线构造之半导体基板之剖面图。【图14】以本发明之半导体装置之制造方法实施半导体制造装置之概略图。【图15】说明以本发明之半导体装置之制造方法实施半导体制造装置之循环回收概略图。 |
