| 主权项 |
1.一种锁相回路装置,其包含:一内插器,其系接收一输入信号进行处理而得而一输出信号;一时序误差侦测器,其系侦测出该输出信号之一时序误差値;一回路滤波器,其系根据该时序误差値而输出一内插时序値至该内插器;以及一锁定控制器,其系根据该输出信号之时序品质来控制该回路滤波器所输出之该内插时序値。2.如申请专利范围第1项所述之锁相回路装置,其中该锁定控制器包含有:一锁定侦测器,其系根据该输出之时序品质来而发出一重新读取信号或一备份信号,其中系于时序品质进入不良状态时系发出该重新读取信号,而于时序品质进入一良好状态时系发出该备份信号;一暂存器,电连接于该回路滤波器之输出端,其系用以储存该内插时序备份値;以及一多工器组,电连接于该回路滤波器与该暂存器之间,其系因应该备份信号而决定是否将当时之该内插时序値储存至该暂存器中,另外系因应该重新读取信号而决定是否使该回路滤波器利用储存于该暂存器中之该内插时序备份値。3.如申请专利范围第2项所述之锁相回路装置,其中该锁定侦测器包含有:一时序品质测试装置,其系根据该于零交越点两侧之两相邻输出信号之绝对値之比値与一门槛値之比较结果,进而发出一上数信号或一下数信号;一上/下数计数器,其系因应该上数信号或该下数信号之触发而进行上数或下数动作;以及一比较器组,电连接于该上/下数计数器,其系因应该上/下数计数器之计数値与一备份门槛値与一重新读取门槛値之比较结果,进而发出该备份信号或该重新读取信号。4.如申请专利范围第1项所述之锁相回路装置,其中该输入信号系由一类比数位转换器所输出。5.如申请专利范围第4项所述之锁相回路装置,其中该类比数位转换器系将一类比电压信号进行取样而得致该输入信号。6.如申请专利范围第1项所述之锁相回路装置,其中该输入信号系一非同步取样値信号,而该输出信号系一同步取样値信号。7.如申请专利范围第1项所述之锁相回路装置,其中该锁定侦测器系包括:一时序品质测试装置,其系根据该于零交越点两侧之两相邻输出信号之绝对値之比値与一门槛値之比较结果,进而发出一上数信号或一下数信号;一上/下数计数器,其系因应该上数信号或该下数信号之触发而进行上数或下数动作;以及一比较器组,电连接于该上/下数计数器,其系因应该上/下数计数器之计数値与一备份门槛値与一重新读取门槛値之比较结果,进而发出该备份信号或该重新读取信号。8.一种信号产生方法,该方法包含下列步骤:侦测一输入信号之一时序误差値;根据该时序误差値而输出一内插时序値,以于处理一输出信号时参考;当该输入信号之时序品质在良好状态时,进行频率备份;以及当该输入信号之时序品质进入一不良状态时,根据所备份之频率,对该输入信号进行内插以得到一输出信号。9.如申请专利范围第8项所述之信号产生方法,更包括:根据该输出信号之时序品质来而发出一重新读取信号或一备份信号,其中系于时序品质进入不良状态时系发出该重新读取信号,而于时序品质进入一良好状态时系发出该备份信号。10.如申请专利范围第8项所述之信号产生方法,更包括:根据该备份信号而决定是否将储存当时之该内插时序値以更新该内插时序备份値,以及因应该重新读取信号而决定是否固定参考该内插时序备份値。11.如申请专利范围第8项所述之信号产生方法,更包括:根据于零交越点两侧之两相邻输出信号之绝对値之比値与一门槛値之比较结果,进而发出一上数信号或一下数信号而产生一计数値,并因应该计数値与一备份门槛値与一重新读取门槛値之比较结果,进而发出该备份信号或该重新读取信号。12.如申请专利范围第8项所述之信号产生方法,其中,该输入信号系将一类比信号进行取样所得致。13.如申请专利范围第8项所述之信号产生方法,其中,该输入信号系一非同步取样値信号,而该输出信号系一同步取样値信号。图式简单说明:第一图(a):其系一习用光碟读取装置中关于数位锁相回路之功能方块示意图。第一图(b):其系一实际同步取样値信号与一预期同步取样信号间之一时序误差値示意图。第二图:其系本案对于应用于光碟读取装置中之数位锁相回路装置(All-digital PLL)之较佳实施例功能方块示意图。第三图:其系本案回路滤波器与锁定控制器之较佳实施例功能方块示意图。第四图:其系本案锁定侦测器之一较佳实施例功能方块示意图。第五图(a)(b):其系本案中同步取样値信号波形示意图。第六图(a)(b),其系本案对于应用于光碟读取装置中之全数位锁相回路装置(All-digital PLL)及其中改良后回路滤波器所发展出来之另一较佳实施例功能方块示意图。 |
