发明名称 半导体装置及其制造方法
摘要 本发明之半导体装置之制造方法,系在主表面上具有互为平行地形成线状之复数个隔离氧化膜(2)、及夹于隔离氧化膜(2)彼此之间的区域上所形成之闸极氧化膜(3)的半导体基板(1)上,形成有从闸极氧化膜(3)之上方延伸至两侧之隔离氧化膜(2)之局部上方所形成的多晶矽层(4)、及用以覆盖多晶矽层(4)之上侧的第一光阻(5);该制造方法,包含有:在隔离氧化膜(2)之上方,于多晶矽层(4)内植入杂质的植入步骤;以及以所植入之杂质扩散至多晶矽层(4)内之闸极氧化膜(3)之上方区域的方式进行热处理的热扩散步骤。
申请公布号 TW541575 申请公布日期 2003.07.11
申请号 TW091107072 申请日期 2002.04.09
申请人 三菱电机股份有限公司 发明人 志水一平;清水悟;大前正
分类号 H01L21/00 主分类号 H01L21/00
代理机构 代理人 赖经臣 台北市松山区南京东路三段三四六号一一一二室
主权项 1.一种半导体装置,其系包含有:半导体基板;复数个隔离氧化膜,在上述基板之主表面上沿着第一方向互为平行地形成线状;闸极氧化膜,形成在上述主表面上之中夹于上述隔离氧化膜彼此之间的区域上;以及闸极,从上述闸极氧化膜之上方延伸至两侧之上述隔离氧化膜之局部上方所形成;其中,扩散于上述闸极内部之闸极浓度的分布,系在与切断上述闸极之上述主表面呈平行之任意平面内沿着与上述第一方向呈垂直之方向扫描而显示时,形成两端高而中央低的分布。2.如申请专利范围第1项之半导体装置,其中,上述杂质为磷。3.一种半导体装置之制造方法,其系在主表面上具有沿着第一方向而互为平行地形成线状之复数个隔离氧化膜、及夹于上述隔离氧化膜彼此之间的区域上所形成的闸极氧化膜之半导体基板上,形成有从上述闸极氧化膜之上方延伸至两侧之上述隔离氧化膜之局部上方所形成的多晶矽层、及用以覆盖上述多晶矽层之上侧的第一光阻;该制造方法,包含有:植入步骤,在上述隔离氧化膜之上方,于上述多晶矽层内植入杂质;以及热扩散步骤,以上述植入步骤中所植入之上述杂质扩散至上述多晶矽层内之上述闸极氧化膜之上方区域的方式进行热处理。4.如申请专利范围第3项之半导体装置之制造方法,其中,上述多晶矽层系在上述隔离氧化膜之上方具有侧壁;上述第一光阻,系以与上述多晶矽层相同的范围覆盖上述多晶矽层之上侧者;在上述植入步骤之后,上述热扩散步骤之前,包含有用以去除上述第一光阻的光阻去除步骤;上述植入步骤,系以从上述侧壁进入的方式倾斜地植入上述杂质。5.如申请专利范围第3项之半导体装置之制造方法,其中,上述第一光阻,系选择性地覆盖上述多晶矽层之上侧,其更包含有:光阻去除步骤,在上述植入步骤之后,去除上述第一光阻;第二光阻形成步骤,在上述热扩散步骤之后,于上述多晶矽层之上方形成所希望图案之第二光阻;以及蚀刻步骤,以上述第二光阻为罩幕,并蚀刻上述多晶矽层;上述植入步骤,系从上述多晶矽层露出之上面植入杂质者。6.如申请专利范围第3项之半导体装置之制造方法,其更包含有:开口区域缩小步骤,用以缩小上述第一光阻所开口的区域;以及蚀刻步骤,以上述第二光阻为罩幕,并蚀刻上述多晶矽层;上述植入步骤,系在上述第一光阻所开口之区域中从上述多晶矽层所露出之上面植入杂质者。7.如申请专利范围第3项之半导体装置之制造方法,其中,上述杂质系使用磷。图式简单说明:图1系本发明实施形态1之半导体装置之制造方法之第一步骤的说明图。图2系本发明实施形态1之半导体装置之制造方法之第二步骤的说明图。图3系本发明实施形态1之半导体装置之制造方法之第三步骤的说明图。图4A系本发明实施形态1之半导体装置的剖面图;图4B系显示作为杂质之磷浓度的图表。图5系本发明实施形态2之半导体装置之制造方法之第一步骤的说明图。图6系本发明实施形态2之半导体装置之制造方法之第二步骤的说明图。图7系本发明实施形态2之半导体装置之制造方法之第三步骤的说明图。图8系本发明实施形态2之半导体装置之制造方法之第四步骤的说明图。图9A系本发明实施形态2之半导体装置的剖面图;图9B系显示作为杂质之磷浓度的图表。图10系本发明实施形态3之半导体装置之制造方法之第一步骤的说明图。图11系本发明实施形态3之半导体装置之制造方法之第二步骤的说明图。图12系本发明实施形态3之半导体装置之制造方法之第三步骤的说明图。图13系本发明实施形态3之半导体装置之制造方法之第四步骤的说明图。图14系先前技术之半导体装置之制造方法之一个步骤的说明图。图15系先前技术之半导体装置之制造方法中之蚀刻步骤的第一说明图。图16系先前技术之半导体装置之制造方法中之蚀刻步骤的第二说明图。图17系先前技术之半导体装置之制造方法中之杂质植入步骤的说明图。图18系先前技术之半导体装置的剖面图。
地址 日本