| 主权项 |
1.一种电子设备,包括实体层电路,以及该实体层电路上方的处理器,其中该实体层电路包括:一第一发送器,执行与子节点的通讯;一第二发送器,执行与父节点的通讯;及一控制器,以下列方式控制该实体层电路,当接收使用第一发送器而来自子节点之第一信号时,该实体层电路的状态便自第一状态改变为第二状态,并使用第二发送器发送第一信号至父节点;以下列方式控制该实体层电路,在接收相对于使用第二发送器而来自父节点之第一信号的第二信号之前,当接收一第三信号以取消使用第一发送器而来自子节点的第一信号时,该实体层电路在接收使用第二发送器而来自父节点的第二信号之后,便使用第二发送器发送第三信号至父节点;以及以下列方式控制该实体层电路,在接收使用第二发送器而来自父节点的第三信号之后,该实体层电路的状态便自第二状态回到第一状态。2.如申请专利范围第1项之电子设备,其中该实体层电路构成符合IEEE1394标准的实体层。3.如申请专利范围第2项之电子设备,其中第一状态是一闲置状态,第二状态是一要求状态,以及其中第一信号是一要求信号,以获得使用滙流排进行传输的权利;第二信号是一授权使用信号;第三信号则是一闲置信号。4.一种控制实体层电路状态的方法,该实体层电路包括发送器以分别进行与子节点及父节点的通讯,该方法包括下列步骤:当接收来自子节点的第一信号时,控制该实体层电路,使其状态自第一状态改变为第二状态,并发送第一信号至父节点;在接收相对于来自父节点之第一信号的第二信号之前,当接收一第三信号以取消来自子节点的第一信号时,在接收来自父节点的第二信号之后,控制该实体层电路,以发送第三信号至父节点;以及在接收来自父节点的第三信号之后,控制该实体层电路,使其状态自第二状态回到第一状态。5.如申请专利范围第4项之控制实体层电路状态的方法,其中该实体层电路构成符合IEEE1394标准的实体层。6.如申请专利范围第5项之控制实体层电路状态的方法,其中第一状态是一闲置状态,第二状态是一要求状态,以及其中第一信号是一要求信号,以获得使用滙流排进行传输的权利;第二信号是一授权使用信号;第三信号则是一闲置信号。7.一种电子设备,包括实体层电路,以及该实体层电路上方的处理器,其中该实体层电路包括:一第一发送器,执行与子节点的通讯;一第二发送器,执行与父节点的通讯;及一控制器,以下列方式控制该实体层电路,当接收使用第一发送器而来自子节点之第一信号时,该实体层电路的状态便自第一状态改变为第二状态,并使用第二发送器发送第一信号至父节点;以下列方式控制该实体层电路,在接收相对于使用第二发送器而来自父节点之第一信号的第二信号并将其状态自第二状态转变为第三状态之后,当接收一第三信号以取消使用第一发送器而来自子节点的第一信号时,该实体层电路便使用第二发送器发送第三信号至父节点;以及以下列方式控制该实体层电路,在接收使用第二发送器而来自父节点的第三信号之后,该实体层电路的状态便自第三状态回到第一状态。8.如申请专利范围第7项之电子设备,其中该实体层电路构成符合IEEE1394标准的实体层。9.如申请专利范围第8项之电子设备,其中第一状态为闲置状态,第二状态为要求状态,第三状态为授权使用状态;以及第一信号为要求信号,以获得使用滙流排进行传输的权利;第二信号为授权使用信号,第三信号为闲置信号。10.一种控制实体层电路状态的方法,该实体层电路包括发送器以分别进行与子节点及父节点的通讯,该方法包括下列步骤:以下列方式控制该实体层电路,当接收来自子节点的第一信号时,该实体层电路的状态便自第一状态改变为第二状态,并发送第一信号至父节点;以下列方式控制该实体层电路,在接收相对于来自父节点之第一信号的第二信号,并将其状态自第二状态转变为第三状态之后,当接收一第三信号以取消来自子节点的第一信号时,该实体层电路便发送第三信号至父节点;以及以下列方式控制该实体层电路,在接收来自父节点的第三信号之后,该实体层电路的状态便自第三状态回到第一状态。11.如申请专利范围第10项之控制实体层电路状态的方法,其中该实体层电路构成符合IEEE1394标准的实体层。12.如申请专利范围第11项之控制实体层电路状态的方法,其中第一状态为闲置状态,第二状态为要求状态,第三状态为授权使用状态;以及第一信号为要求信号,以获得使用滙流排进行传输的权利;第二信号为授权使用信号,第三信号为闲置信号。图式简单说明:图1显示符合IEEE1394标准的传送资料结构;图2显示IEEE1394标准所定义的排线截面图;图3A至3C显示完成滙流排初始化、树状识别及自我识别后所组成的网路;图4显示仲裁阶段的转换图;图5显示埠连接的转换图;图6A至6D显示正常资料传输的流程(1/2);图7A至7D显示正常资料传输的流程(2/2);图8A至8C显示在要求阶段,节点B接收来自节点A之闲置信号的流程;图9A至9C显示在授权使用阶段,节点B接收来自节点A之要求取消信号的流程;图10显示符合IEEE1394标准所组成之网路范例结构的方块图;图11显示符合IEEE1394标准之介面的组成元件,及协定结构;图12显示非同步传输的分封;图13A及13B描绘仲裁;图14显示等时性传输的分封;图15显示CSR结构中的位址指定;图16为主CSR的范例位置、名称及作业的说明图;图17为范例的一般唯读记忆体(ROM)格式的说明图;图18为范例的滙流排资讯区块、根目录及单元目录的说明图;图19为范例的插埠控制暂存器(PCR)结构的说明图;图20A至20D各为范例的输出主插埠暂存器(oMPR)、输出插埠控制暂存器(oPCR)、输入主插埠暂存器(iMPR)及输入插埠控制暂存器(iPCR)结构的说明图;图21为插埠、插埠控制暂存器及传输频道间范例关系的说明图;图22为描述符号之阶层中范例资料结构的说明图;图23为描述符号之范例资料格式的说明图;图24为图23之范例代识别(ID)的说明图;图25为图23之范例目录识别(ID)的说明图;图26为指令及FCP回应间关系的说明图;图27为图26中指令及FCP回应间关系的较详细说明图;图28为AV/C指令之范例资料结构的说明图;图29A至29C为AV/C指令之具体范例的说明图;图30A及30B为AV/C指令之指令及FCP回应的具体范例的说明图;图31为实体层之范例结构的方块图;图32为仲裁阶段的转换图;图33A至33D显示在要求阶段,节点B接收来自节点A之闲置信号的流程;及图34A至34C显示在授权使用阶段,节点B接收来自节点A之要求取消信号的流程。 |
