| 主权项 |
1.一种半导体装置,包含:一源极区域及一汲极区域,设置在基底上;一通道区域,设置在该基底上及该源极区域与该汲极区域之间;一闸极,与该通道区域相邻,在其间具有一闸极绝缘膜;一源极布线,设置在该基底上;一绝缘膜,设置在该源极布线、该源极区域、该汲极区域、该通道区域及该闸极上;一第一接触孔,设置在该绝缘膜中;一第二接触孔,设置在该绝缘膜中;一连接器电极,设置在该绝缘膜上,且经由该第一接触孔与该源极区域及该汲极区域的其中之一连接,经由该第二接触孔与该源极布线连接;及一图素电极,设置在该绝缘膜上,且与该源极区域及该汲极区域的其中之一连接,该图素电极的一边与该源极布线重叠,其中该源极布线包含一元素,选自含有铜与银的族群。2.一种半导体装置,包含:一n通道源极区域及一n通道汲极区域,设置在基底上;一通道区域,设置在该基底上及该源极区域与该汲极区域之间;一闸极,与该通道区域相邻,在其间具有一闸极绝缘膜;一源极布线,设置在该基底上;一绝缘膜,设置在该源极布线、该源极区域、该汲极区域、该通道区域及该闸极上;一第一接触孔,设置在该绝缘膜中;一第二接触孔,设置在该绝缘膜中;一连接器电极,设置在该绝缘膜上,且经由该第一接触孔与该源极区域及该汲极区域的其中之一连接,经由该第二接触孔与该源极布线连接;及一图素电极,设置在该绝缘膜上,且与该源极区域及该汲极区域的其中之一连接,该图素电极的一边与该源极布线重叠,一第二n通道型TFT,系设置在一驱动电路中;及一第三n通道型TFT,系设置在该驱动电路中,其中该源极布线包含一元素,选自含有铜与银的族群。3.根据申请专利范围第1项之装置,其中一EEMOS电路或一EDMOS电路系藉由该第二n通道型TFT与该第三n通道型TFT而形成的。4.根据申请专利范围第2项之装置,其中一EEMOS电路或一EDMOS电路系藉由该第二n通道型TFT与该第三n通道型TFT而形成的。5.根据申请专利范围第1项之装置,其中该驱动电路的每个n通道型TFTs均具有一闸电极、一通道形成区域及一杂质区域,该闸电极具有一锥状部,通道形成区域与该闸电极重叠,杂质区域与该闸电极局部重叠。6.根据申请专利范围第2项之装置,其中该驱动电路的每个n通道型TFTs均具有一闸电极、一通道形成区域及一杂质区域,该闸电极具有一锥状部,通道形成区域与该闸电极重叠,杂质区域与该闸电极局部重叠。7.根据申请专利范围第1项之装置,其中每个该第一、第二与第三n通道型TFTs均包含一杂质区域,其中含有磷,且该杂质区域包含一区域,其磷的浓度梯度系在至少从1x1017到1x1018/cm3的范围内,且当与通道形成区域的距离增加时,在该区域中的磷浓度便会增加。8.根据申请专利范围第1项之装置,其中每个该第一、第二与第三n通道型TFTs均包含一杂质区域,其中含有磷,且该杂质区域包含一区域,其磷的浓度梯度系在至少从1x1017到1x1018/cm3的范围内,且当与通道形成区域的距离增加时,在该区域中的磷浓度便会增加。9.根据申请专利范围第1项之装置,其中该驱动电路的该n通道型TFTs的源极布线与该围素部的n通道型TFT之源极布线包含不同的材质。10.根据申请专利范围第2项之装置,其中该驱动电路的该n通道型TFTs的源极布线与该图素部的n通道型TFT之源极布线包含不同的材质。11.根据申请专利范围第1项之装置,其中与设置在该图素中的第一n通道型TFT连接的源极布线包含选自Al,Cu及Ag所构成的群组之至少一材质。12.根据申请专利范围第2项之装置,其中与设置在该图素中的第一n通道型TFT连接的源极布线包含选自Al,Cu及Ag所构成的群组之至少一材质。13.根据申请专利范围第1项之装置,其中与设置在该图素中的第一n通道型TFT连接的源极布线系以溅射法、印刷法、电镀法或任何组合方法形成的。14.根据申请专利范围第2项之装置,其中与设置在该图素中的第一n通道型TFT连接的源极布线系以溅射法、印刷法、电镀法或任何组合方法形成的。15.根据申请专利范围第1项之装置,其中该半导体装置是一反射型液晶装置。16.根据申请专利范围第2项之装置,其中该半导体装置是一反射型液晶装置。17.根据申请专利范围第1项之装置,其中该半导体装置是一穿透型液晶装置。18.根据申请专利范围第2项之装置,其中该半导体装置是一穿透型液晶装置。19.根据申请专利范围第1项之装置,其中该半导体装置是一摄影机。20.根据申请专利范围第2项之装置,其中该半导体装置是一摄影机。21.根据申请专利范围第1项之装置,其中该半导体装置是一数位相机。22.根据申请专利范围第2项之装置,其中该半导体装置是一数位相机。23.根据申请专利范围第1项之装置,其中该半导体装置是一汽车导航系统。24.根据申请专利范围第2项之装置,其中该半导体装置是一汽车导航系统。25.根据申请专利范围第1项之装置,其中该半导体装置是一个人电脑。26.根据申请专利范围第2项之装置,其中该半导体装置是一个人电脑。27.根据申请专利范围第1项之装置,其中该半导体装置是一手提式资讯终端。28.根据申请专利范围第2项之装置,其中该半导体装置是一手提式资讯终端。29.根据申请专利范围第1项之装置,其中该半导体装置是一数位影碟播放器。30.根据申请专利范围第2项之装置,其中该半导体装置是一数位影碟播放器。31.根据申请专利范围第1项之装置,其中该半导体装置是一电子游戏机。32.根据申请专利范围第2项之装置,其中该半导体装置是一电子游戏机。33.一种半导体装置的制造方法,该半导体装置在一绝缘表面上具有一驱动电路及一图素,该方法包含以下步骤:在一绝缘表面上形成一半导体层;在该半导体层上形成一第一绝缘膜;在该第一绝缘膜上形成一第一闸电极;将n型杂质元素掺入到该半导体层中,且使用该第一闸电极作为掩罩以形成n型第一杂质区域;将该第一闸电极予以蚀刻以形成一锥状部;将n型杂质元素掺入到该半导体层中而通过该第一闸电极的该锥状部,藉此形成n型第二杂质区域;形成一第二绝缘膜以便覆盖该第一闸电极;在该第二绝缘膜上形成该图素的一源极布线,该源极布线包含一元素,选自含有铜与银的族群;形成一第三绝缘膜以便覆盖该图素的该源极布线;及在该第三绝缘膜上形成该驱动电路的一源极布线与闸极布线。34.一种半导体装置的制造方法,该半导体装置一第一n通道型TFT及一第二n通道型TFT,第一n通道型TFT在一绝缘表面上具有一第一半导体层与一第一闸电极,而第二n通道型TFT具有一第二半导体层与一第二闸电极,该方法包含以下步骤:在一绝缘表面上形成一第一半导体层与一第二半导体层;在第一半导体层与第二半导体层上形成一第一绝缘膜;在该第一绝缘膜上形成至少两个第一闸电极;将n型杂质元素掺入到第一半导体层与第二半导体层中,且使用该两个第一闸电极作为掩罩以形成至少两个n型第一杂质区域;将该两个第一闸电极予以蚀刻以形成该两个第一闸电极的锥状部;将n型杂质元素掺入到第一半导体层与第二半导体层中而通过该两个第一闸电极的该锥状部,藉此形成至少两个n型第二杂质区域;在该第二半导体层上,仅选择性地移除该两个第一闸电极的一个锥状部以形成一第二闸电极;形成一第二绝缘膜以便覆盖该第一闸电极与第二闸电极;在该第二绝缘膜上形成一图素的一源极布线,该源极布线包含一元素,选自含有铜与银的族群;形成一第三绝缘膜以便覆盖该图素的该源极布线;及在该第三绝缘膜上形成驱动电路的一源极布线与一闸极布线。35.根据申请专利范围第34项之方法,其中具有该第一闸电极的该第一n通道型TFT是该驱动电路的一TFT。36.根据申请专利范围第34项之方法,其中具有该第二闸电极的该第二n通道型TFT是该驱动电路的一TFT。37.根据申请专利范围第33项之方法,其中一图素电极是与该驱动电路的源极布线同时形成的。38.根据申请专利范围第33项之方法,其中该图素的源极布线系藉由溅射法、印刷法、电镀法及其组合方法所形成的。39.根据申请专利范围第33项之方法,其中该第一闸电极具有一碟层结构,该碟层结构一第一导电层及一第二导电层,第一导电层具有第一宽度以作为下层,而第二导电层具有小于第一宽度的第二宽度以作为上层。40.根据申请专利范围第39项之方法,其中并未与该第二导电层重叠的该第一导电层之区域的剖面形状是锥状的。41.根据申请专利范围第34项之方法,其中一图素电极是与该驱动电路的源极布线同时形成的。42.根据申请专利范围第34项之方法,其中该图素的源极布线系藉由溅射法、印刷法、电镀法及其组合方法所形成的。图式简单说明:图1A到1D是显示AM-LCD的制造程序之图形;图2A到2C是显示AM-LCD的另一制造程序之图形;图3A与3B是显示AM-LCD的另一个制造程序之图形;图4是图素的上视图;图5是图素的上视图;图6是一剖面图,显示主动矩阵式液晶显示装置;图7是显示液晶模组之外观的图形;图8A与8B是显示一NMOS电路的结构之图形;图9A与9B是显示一移位暂存器的结构之图形;图10是显示一图素部之剖面图;图11A与11B是显示图素部之剖面图;图12是装置的上视图;图13A到13C是显示图素部之剖面图;图14是显示雷射辐射操作之一概略图;图15A到15C是显示电子装备之图形;图16A与16B是显示电子装备之图形。 |
