| 主权项 |
1.一种制备半导体记忆元件的方法,其包含的步骤有:于定义了STI区域及DTI区域之半导体之矽基底材质上沈积垫氧化层之第一绝缘层及垫氮化层之第二绝缘层,并于第二绝缘层上涂布第一光阻层;以第一光阻层作为蚀刻的罩幕,先蚀刻垫氮化层之第二绝缘层,再藉由使用其余的光阻层与垫氮化层作为蚀刻光罩而蚀刻垫氧化层之第一绝缘层以及半导体之基底材质,如此形成了STI区域;接着再形成一光阻层将STI区域覆盖,并使光阻的表面产生固化反应;再利用被固化的光阻以及第二绝缘层作为罩幕来形成DTI区域。2.如申请专利范围第1项之制备半导体记忆元件的方法,其中光阻表面的固化步骤为包含有将高能量的氩离子植入光阻中。3.如申请专利范围第2项之制备半导体记忆元件的方法,其中氩离子之植入浓度为介于1012到1015/立方公分(cm-3),而离子植入的能量为介于10到200K电子伏特(eV)。4.如申请专利范围第1项之制备半导体记忆元件的方法,其中光阻表面的固化步骤可藉由电子束固化制程来达成。5.如申请专利范围第4项之制备半导体记忆元件的方法,其中以电子束固化制程所使用的电量为介于1000到2000C/cm2的范围之间。6.如申请专利范围第1项之制备半导体记忆元件的方法,其中光阻生成之制程中为包含有曝光之程序,其所使用之光源之选定,可利用相对于光阻之适当的i-线(365奈米,nm),KrF(248奈米),ArF(193奈米)等波长相配合。7.如申请专利范围第1项之制备半导体记忆元件的方法,其中第一绝缘层为一垫氧化层。8.如申请专利范围第1项之制备半导体记忆元件的方法,其中第二绝缘层为一垫氮化层。9.如申请专利范围第1项之制备半导体记忆元件的方法,其中STI区域由半导体之基底材质表面算起,其深度约介于2500到3000埃之间。10.如申请专利范围第1项之制备半导体记忆元件的方法,其中DTI区域由半导体之基底材质表面算起,其深度约介于7000到8000埃之间。图式简单说明:第1A到第1D图系为传统习见置备半导体记忆元件所使用方法的横向截面图。第2图系为利用传统习见方法造成STI损伤之扫描式电子显微镜照片。第3图系为于传统习见方法中图案倒塌之扫描式电子显微镜照片。第4A到第4D图系为依据本发明之较佳具体例所使用制备半导体记忆元件方法之横向截面图。 |
