发明名称 | 氮化硅内存的制造方法 | ||
摘要 | 本发明提供一种氮化硅内存的制造方法,其在已形成有一电子陷阱层的基底上依序形成一底部抗反射层以及一图案化的光阻层。接着以图案化的光阻层为罩幕进行一蚀刻制作工艺,移除底部抗反射层与电子陷阱层并使基底暴露出来,其中此蚀刻制作工艺在具有一源极电源供应器与一偏极电源供应器的一蚀刻机台中进行,且源极电源供应器与偏极电源供应器之间的一电源供应比介于1至2之间。之后,再在基底中依次形成一埋入式漏极,并在基底上形成一埋入式漏极氧化层以及数个栅极结构。 | ||
申请公布号 | CN1428844A | 申请公布日期 | 2003.07.09 |
申请号 | CN01143416.3 | 申请日期 | 2001.12.26 |
申请人 | 旺宏电子股份有限公司 | 发明人 | 赖俊仁;陈建维 |
分类号 | H01L21/82;H01L21/8239 | 主分类号 | H01L21/82 |
代理机构 | 北京集佳专利商标事务所 | 代理人 | 王学强 |
主权项 | 1.一种氮化硅内存的制造方法,其特征在于:该方法至少包括下列步骤:提供一基底,其中该基底上已形成有一电子陷阱层;在该电子陷阱层上依序形成一底部抗反射层以及一图案化的光阻层;以该图案化的光阻层为罩幕进行一蚀刻制作工艺,移除该抗反射层与该电子陷阱层并使该基底暴露出来,该蚀刻制作工艺在具有一源极电源供应器与一偏极电源供应器的一蚀刻机台中进行,且该源极电源供应器与该偏极电源供应器之间的一电源供应比介于1至2之间;在暴露的该基底中形成一埋入式漏极;移除该图案化的光阻层与该底部抗反射层;在该埋入式漏极上形成一绝缘层;在该基底上形成一导电层,覆盖该电子陷阱层与该绝缘层;以垂直于该埋入式漏极的方向图案化该导电层,以形成数个栅极结构。 | ||
地址 | 台湾省新竹科学工业园区力行路16号 |