地址变换检测加法电路

摘要

在上拉时使进行上拉的PMOS晶体管的栅极输入电压保持在中间电平的地址变换检测加法电路，该电路包括：进行上拉的PMOS晶体管；把多个ATD信号相加的地址变换检测加法单元；延迟地址变换检测加法节点信号的延迟单元；及多个反相器，还包括用于使PMOS晶体管的输入电平保持在中间电平的输入信号发生单元，代替与PMOS晶体管的栅极输入相连的NAND门，所以，尽管输入了短脉冲的ATD信号，但仍能使地址变换检测加法信号的宽度增大成和短脉冲的ATD信号一样宽，启动地址变换检测加法信号，以灵敏地响应短脉冲，从而防止芯片工作故障。

主权项

1.一种地址变换检测加法电路，包括：上拉装置，用于对输入信号执行上拉；地址变换检测加法单元，把上拉装置的输出与多个NMOS晶体管的输出相加，这些NMOS晶体管分别接收地址变换检测(ATD)信号；延迟单元，用于延迟来自地址变换检测加法单元的信号；和输入信号发生单元，其与延迟单元相连，并且当ATD信号为短脉冲ATD信号时，其使上拉装置的输入信号保持在中间电平。