| 摘要 |
<p>L'invention concerne une grille logique multi-entrées présentant une première résistance, et une seconde résistance dont, pour chacune de ces résistance, une extrémité est reliée à une source d'alimentation, une source de courant, m éléments de transistors (m désignant un nombre entier supérieur ou égal à 2), dont les sources sont reliées en parallèle à la source de courant, et dont le drain est relié aux autres extrémités des premières résistances, et m éléments de transistors dont les sources et les drains sont reliés en série entre la source de courant et les autres extrémités des secondes résistances. M paires de signaux d'entrées différentiels sont entrées respectivement dans les grilles des transistors reliés en parallèle et dans les grilles des transistors reliés en série, et sont sortis à partir des autres extrémités des premières et des secondes résistances respectivement, en tant que signaux différentiels.</p> |
