| 发明名称 | 半导体集成电路 | ||
| 摘要 | 通过排除由SOG溶液引起的、因来自外部的水分浸入发生的功能故障，维持半导体集成电路的可靠性。在半导体芯片(5)的第一布线层上形成的下层基片布线(6)，在该半导体芯片(5)外周的划片线区(8)附近，按包围半导体芯片(5)的形式配置，在邻接的下层基片布线(6)之间，设置用于把SOG溶液向外赶出的间隙(1)。这些下层基片布线(6)，通过汇合通孔接触与上层基片布线连接，但在SOG溶液涂敷中，通过这些间隙(1)把SOG溶液向外赶出，由此，可事先防止起因于所述下层基片布线(6)的台阶部分的残留SOG溶液产生的氧化硅膜、因通孔接触的水分浸入导致的布线腐蚀的发生，可保持半导体集成电路的功能和可靠性。 | ||
| 申请公布号 | CN1113394C | 申请公布日期 | 2003.07.02 |
| 申请号 | CN98109259.4 | 申请日期 | 1998.04.21 |
| 申请人 | 日本电气株式会社 | 发明人 | 浅野伸太郎 |
| 分类号 | H01L21/30;H01L21/31;H01L21/768 | 主分类号 | H01L21/30 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 叶恺东;王忠忠 |
| 主权项 | 1.一种半导体集成电路，它至少包括下层基片布线层(6)和上层基片布线层(4)，所述下层基片布线层(6)和所述上层基片布线层(4)通过其间形成的层间绝缘膜(13)而彼此分开，所述层间绝缘膜的上表面涂敷有硅化合物绝缘膜(14)，是通过涂敷硅化合物的有机溶液而形成的，其特征在于，位于预定的划片线区(8)中的所述下层基片布线层被分成多个彼此通过间隙(1)而分开的段，所述间隙(1)设置在多个不同位置，并且在施加硅化合物的所述有机溶液时允许所述硅化合物的所述有机溶液通过所述间隙。 | ||
| 地址 | 日本东京都 | ||