| 主权项 |
1.一种操作非挥发性记忆体之方法,包括步骤:使用具有多个平面之一非挥发性记忆体,平面各具有多个记忆单元,包含一或更多记忆胞之区块,共用公共字元线,其中,一区块为记忆胞之最小可抹消群;及在同时规划多个单元之期间中,避免同时规划一公共平面中之该多个单元。2.如申请专利范围第1项所述之方法,另包括步骤:在避免同时规划之前,接收同时规划多个记忆单元之要求。3.如申请专利范围第2项所述之方法,其中,该避免步骤包括:比较多个单元,以决定多个单元之任一是否属于同一平面;及依时间顺序规划属于同一平面之单元。4.如申请专利范围第2项所述之方法,另包括:在接收一要求之前,建立欲同时规划之最大数量的单元,其中,该避免步骤包括建立一顺序,依此规划欲同时规划之最大数量之单元。5.如申请专利范围第4项所述之方法,其中,该避免步骤另包括:在建立顺序后,比较多个单元,以决定多个单元之任一是否属于同一平面;及依时间顺序规划属于同一平面之单元。6.一种操作非挥发性记忆体之方法,包括:使用一阵列之非挥发性记忆胞,该阵列包含多个副阵列,各具有一组独立之字元线,其中,副阵列各由多个可独立规划之单元构成,在一特定副阵列内之该单元具有公共字元线;在同时规划多个单元之期间中,避免同时规划该同一次阵列内之该等单元。7.如申请专利范围第6项所述之方法,另包括:在避免同时规划之前,接收同时规划多个单元之要求。8.如申请专利范围第7项所述之方法,其中,该避免步骤包括:比较该多单元,以决定该多单元之任一是否形成同一副阵列之部份;及依时间顺序,规划形成同一副阵列之部份之单元。9.如申请专利范围第7项所述之方法,另包括:在接收一要求之前,建立欲同时规划之最大数量单元,且其中,该避免步骤包括建立一顺序,依此规划欲同时规划之最大数量单元。10.如申请专利范围第9项所述之方法,其中,该避免步骤包括在建立一顺序后:比较多个单元,以决定多个单元之任一是否形成同一副阵列之部份;及依时间顺序,规划形成同一副阵列之部份之单元。11.一种非挥发性记忆装置,包含:多条字元线;多条位元线;多个非挥发性记忆胞,各连接至各别之一第一位元线及各别之一第一字元线,其中,由施加一第一电压于特定记忆胞所连接之各别第一字元线,及一第二电压于特定记忆胞所连接之各别第一位元线,储存资讯于该特定记忆胞中;及一位元线驱动器,连接至一或更多位元线,其中,该位元线驱动器改变施加于其所连接之位元线上之电压之速率可调整。12.如申请专利范围第11项所述之非挥发性记忆装置,其中,该速率可自外部调整。13.如申请专利范围第11项所述之非挥发性记忆装置,另包含:一控制器,其中,该速率可由控制器调整。14.如申请专利范围第13项所述之非挥发性记忆装置,其中,该控制器反应由记忆体中之控制器所侦得之资料误差量,调整该速率。15.如申请专利范围第13项所述之非挥发性记忆装置,其中,该控制器根据记忆体之一特定扇区已规划之次数,调整该特定扇区之速率。16.如申请专利范围第13项所述之非挥发性记忆装置,其中,该控制器反应记忆体之操作情况,调整该速率。17.如申请专利范围第16项所述之非挥发性记忆装置,其中,该操作情况包括温度。18.一种操作非挥发性记忆装置之方法,该非挥发性记忆体包含:多条字元线;多条位元线;多个非挥发性记忆胞,各连接至各别之一第一位元线及各别之一第一字元线,其中,由施加一第一电压于特定记忆胞所连接之各别第一字元线,及一第二电压于特定记忆胞所连接之各别第一位元线,储存资讯于该特定记忆胞中;及一位元线驱动器,连接至一或更多位元线,以施加一范围之电压;该方法包括:侦测非挥发性记忆体中之一或更多资料误差;及反应该侦测,改变位元线驱动器改变其施加于其所连接之位元线上之电压之速率。19.如申请专利范围第18项所述之方法,其中,该速率由制造者设定于一初始値。20.如申请专利范围第18项所述之方法,其中,该速率自外部改变。21.如申请专利范围第18项所述之方法,该记忆装置另包含:一控制器,其中,该速率由控制器改变。22.如申请专利范围第21项所述之方法,其中,记忆胞分为若干扇区,且其中,该速率在每一扇区中独立改变。23.如申请专利范围第22项所述之方法,其中,记忆胞分为若干扇区,且其中,该速率在每一扇区中独立改变。24.如申请专利范围第23项所述之方法,其中,该速率在每一扇区中定期改变。25.如申请专利范围第24项所述之方法,其中,该定期由扇区被写入之次数决定。26.一种于非挥发性记忆系统施加电压脉波于至少一所选之位元线上之方法,该记忆系统包含多条位元线安排横过多条字元线,其间具有电感交连,该方法包括:设定该电压脉波之上升率,以控制感应于至少一字元线中之电流之位准。27.一种操作非挥发性记忆体之方法,该非挥发性记忆体包含:多条字元线;多条位元线,多条位元线之至少一些电感交连于至少一群之多条字元线;及多个非挥发性记忆胞,个别连接至至少一位元线及一字元线;其中,资料在规划操作中同时写入于至少所选之该群字元线所连接之至少特定数之多个记忆胞中,此施加一第一电压于所选之字元线,一第二电压于特定数之记忆胞所连接之多条位元线之至少一些上,及一基准电压于非所选之该群其他字元线上;该方法包括执行该规划操作,施加第二电压之一脉波于该特定数之记忆胞所连接之多条位元线之至少一些上,以避免干扰连接于非所选之其他字元线上之记忆胞中所储存之资料。28.如申请专利范围第27项所述之方法,其中,选择该电压脉波之前缘之斜率,以控制由此感应于非所选之其他字元线中之电压量。29.如申请专利范围第27项所述之方法,其中,接收第二电压脉波之多条位元线之数量少于可同时接收该脉波,以执行规划操作之多条位元线之数量。图式简单说明:图1概要显示一记忆胞阵列;图2为非挥发性记忆系统之一例之概要方块图,其中可实施本发明之各方面;图3为图2之系统之记忆胞阵列单元之一及所属之逻辑及缓冲器之更详细概要图;图4为本发明之一方向之简单流程图;图5为位元线电压驱动器及选择电路之概要图;图6为时间图,显示图5之电路之操作;图7为方块图,显示图5电路之一修改;图8为时间图,显示图5电路之操作,如由图 7所修改;及图9为图7之电压产生区块之电路图之一例。 |
