| 主权项 |
1.一种制造一功率电晶体电路之方法,包含:固接一晶粒至一基板,该晶粒包含一具有一输入端之电晶体;量测该电晶体之一性能特征;使用一或多线以电耦合该电晶体输入端至一输入匹配元件、一输入信号引线,或二者;以及至少一部分根据量测之电晶体性能特征而设定一或多线之阻抗。2.如申请专利范围第1项之方法,其中该性能特征系至少一部分由输入电容、阻抗、增益平坦度、及信号相位偏移的一或多个而定义。3.如申请专利范围第1项之方法,其中一或多线之阻抗系藉由选定用于形成该电晶体电路至少一电连接之一些线而设定。4.如申请专利范围第1项之方法,其中一或多线之阻抗系藉由选定用于形成该电晶体电路至少一电连接之至少一线之长度而设定。5.一种制造一功率电晶体电路之方法,包含:固接一晶粒至一基板,该晶粒包含一具有一输出端之电晶体;量测该电晶体之一性能特征;使用一或多线以电耦合电晶体输出端至一输出匹配元件、一输出信号引线,或二者;及至少一部分根据所量测到之电晶体性能特征而设定一或多线之阻抗。6.如申请专利范围第5项之方法,其中性能特征系至少一部分由输出电容、阻抗、增益平坦度、及信号相位的一或多个而定义。7.如申请专利范围第5项之方法,其中一或多线之阻抗系藉由选定用于形成该电晶体电路至少一电连接之一些线而设定。8.如申请专利范围第5项之方法,其中一或多线之阻抗系藉由选定用于形成该电晶体电路至少一电连接之至少一线之长度而设定。9.一种功率电晶体电路,包含:一基板;一晶粒,系固接至基板,该晶粒包含一具有一输入端之电晶体;一输入引线及一输入匹配元件之一或二者,系固接至基板;及一或多线,系电耦合电晶体输入端至输入匹配元件及输入引线之一或二者,其中一或多线之阻抗系至少一部分根据晶粒固接至基板后所量测到之电晶体之一性能特征。10.如申请专利范围第9项之电路,其中性能特征系至少一部分由输入电容、阻抗、增益平坦度、及信号相位偏移的一或多个而定义。11.如申请专利范围第9项之电路,其中一或多线之阻抗系藉由选定用于形成电晶体电路至少一电连接之一些线而决定。12.如申请专利范围第9项之电路,其中一或多线之阻抗系藉由选定用于达成电晶体电路至少一电连接之至少一线之长度而决定。13.一种功率电晶体电路,包含:一基板;一晶粒,系固接至基板,该晶粒包含一具有一输出端之电晶体;一输出引线及一输出匹配元件之一或二者,系固接至基板;及一或多线,系电耦合电晶体输出端至输出匹配元件及输出引线之一或二者,其中一或多线之阻抗系至少一部分根据晶粒固接至基板后所量测到之电晶体之一性能特征。14.如申请专利范围第13项之电路,其中性能特征系至少一部分由一或多输出电容、阻抗、增益平坦度、及信号相位变数定义。15.如申请专利范围第13项之电路,其中一或多线之阻抗系藉由选定用于形成电晶体电路至少一电连接之一些线而决定。16.如申请专利范围第13项之电路,其中一或多线之阻抗系藉由选定用于形成电晶体电路至少一电连接之至少一线之长度而决定。图式简单说明:图1系一局部组合之射频功率电晶体放大器装置之顶视图;图2系沿图1之线2-2所取之截面图;图3系进一步组装后之图1放大器装置顶视图,其中多条传输焊接线系接附于各别输入及输出传输路径之电耦合元件;图4系沿图3之线4-4所取之截面图;图5系图3之放大器装置简示图;图6系图1之放大器装置截面图,其在多条传输焊接线接附于各别输入及输出传输路径之电耦合元件之前,说明一测试程序用于量测装置之一或多性能特征;图7系一功率电晶体电路之简示截面图;及图8系图7之功率电晶体电路简示图。 |
