发明名称 |
Arquitetura de amplificador paralelo utilizando-se técnicas digitais de controle de fase |
摘要 |
"ARQUITETURA DE AMPLIFICADOR PARALELO UTILIZANDO-SE TéCNICAS DIGITAIS DE CONTROLE DE FASE". Um método e aparelho melhorados para utilizar amplificadores paralelos para amplificar eficientemente um sinal de informação são revelados. O aparelho melhorado utiliza técnicas de manipulação de sinal digitais ao otimizar a fase dos sinais de entrada convertidos em freq³ência (upconverted) providos a cada um dos amplificadores paralelos. A fase e a amplitude dos sinais de entrada são ajustadas de forma que a potência medida na saída de um combinador (402) seja maximizada ao ser comparada à soma da potência dos sinais de entrada do combinador (120).
|
申请公布号 |
BR0012562(A) |
申请公布日期 |
2003.07.01 |
申请号 |
BR20000012562 |
申请日期 |
2000.07.18 |
申请人 |
QUALCOM INCORPORATED |
发明人 |
PETER D. HEIDMANN;JOSEPH P. BURKE |
分类号 |
H03F3/68;H03F1/02;H03F3/21;H03F3/60;H04B1/04;(IPC1-7):H03F3/60 |
主分类号 |
H03F3/68 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|