用于集成电路中的静电放电保护的电路和方法

摘要

本发明公开了一种用于集成电路中的静电放电保护的电路和方法。该集成电路器件的输出电路包括具有在衬底中的各自相互隔开的源极区和漏极区对的一第一和一第二MOS晶体管，其被排列为使得该第一和第二MOS晶体管的各自的第一和第二沟道相互横向设置。其还包括在衬底中位于该第一与第二MOS晶体管之间的一隔离区。一第一导体连接该第一MOS晶体管的源极区至一电源结点，一第二导体连接该第一MOS晶体管的漏极区至该第二MOS晶体管的源极区。一第三导体连接该第二MOS晶体管的漏极区至集成电路的外部信号焊垫。该隔离区可包括分别包围第一和第二MOS晶体管中的一个的第一和第二绝缘区，及包围并隔开该绝缘区的一保护环。

主权项

1.一种集成电路器件的输出电路，该输出电路包括：在衬底中包括各自的隔开的源极区和漏极区对的第一和第二MOS晶体管，其被排列为使得该第一和第二MOS晶体管的各自的第一和第二沟道相互横向设置；一在衬底中的隔离区，设置在该第一和第二MOS晶体管之间；一第一导体，连接该第一MOS晶体管的源极区至一电源结点；一第二导体，连接该第一MOS晶体管的漏极区至该第二MOS晶体管的源极区；以及一第三导体，连接该第二MOS晶体管的漏极区至该集成电路器件的一外部信号焊垫。