| 发明名称 | 半导体器件及其制造工艺 | ||
| 摘要 | 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。 | ||
| 申请公布号 | CN1112727C | 申请公布日期 | 2003.06.25 |
| 申请号 | CN98802666.X | 申请日期 | 1998.02.18 |
| 申请人 | 株式会社日立制作所;日立超大规模集成电路系统株式会社 | 发明人 | 石冢典男;三浦英生;池田修二;铃木范夫;松田安司;吉田安子;山本裕彦;小林正道;高松朗;清水博文;福田和司;堀部晋一;野添俊夫 |
| 分类号 | H01L21/762 | 主分类号 | H01L21/762 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.一种用来制造半导体器件的工艺，它包含下列步骤：(1)在半导体衬底的电路制作侧上，制作厚度至少为5nm的衬垫氧化膜的步骤，(2)在衬垫氧化膜上制作抗氧化膜的步骤，(3)在半导体衬底的电路制作侧上的所需位置处，开挖所需深度的沟槽的步骤，(4)使衬垫氧化膜从沟槽内壁凹陷5-40nm的步骤，(5)对半导体表面上开挖的沟槽的内壁进行氧化的步骤，(6)在氧化的沟槽中埋置隔离膜的步骤，(7)清除制作在抗氧化膜上的埋置隔离膜的步骤，(8)清除制作在半导体衬底的电路制作侧上的抗氧化膜的步骤，以及(9)清除制作在半导体衬底的电路制作侧上的衬垫氧化膜的步骤。 | ||
| 地址 | 日本东京 | ||