发明名称 | 半导体存储器件 | ||
摘要 | 本发明之目的在于提供,在测试模式时,不向被冗余块替换下的次品块施加分批写入/分批擦去高电压的电路结构的NAND型EEPROM。在用于测试的全块分批写入/分批擦去模式中,具备将被冗余切换掉的次品块作为非选择的结构的块选择电路(BSC1~6),禁止向次品块施加由升压电路升压的全块分批写入/分批擦去的高电压。该块选择电路,在熔丝切断的状态下,若输入分批写入/分批擦去信号就输出“非选择”信号。 | ||
申请公布号 | CN1112707C | 申请公布日期 | 2003.06.25 |
申请号 | CN95118648.5 | 申请日期 | 1995.10.04 |
申请人 | 株式会社东芝 | 发明人 | 村上浩明;田中义幸 |
分类号 | G11C16/02 | 主分类号 | G11C16/02 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 范本国 |
主权项 | 1.一种半导体存储器件,该器件包括:各自由多个存储单元构成的多个块(块1~4);在前述多个块中,为替换所发现的次品块而设置的至少一个冗余块(SP块1-2);将前述次品块转换到前述冗余块的切换装置(fa~fh);在前述多个块中,对那些未被前述切换装置切换到前述冗余块的块总是输出“选择”信号,对那些切换到前述冗余块的前述次品块,对应测试模式的全块分批写入/分批擦去的输入信号,输出“非选择”信号,对应除前述测试模式的全块分批写入/分批擦去以外的输入信号,则输出“选择”信号的块选择电路(BSC1-6);其特征在于,前述块选择电路由含多个逻辑门的第一信号传输路径、响应于输入信号将通过前述多个逻辑门的信号反相的信号反相装置(Q10)以及对应于前述切换装置的切换,把前述第一信号传输路径与前述信号反相装置之间的第二信号传输路径阻断的信号传输路径阻断装置(F)构成并对应于前述各块分别设置。 | ||
地址 | 日本神奈川 |