发明名称 基于反馈移位寄存器的杂凑方法
摘要 本发明涉及一种基于反馈移位寄存器的杂凑方法,适于32位字长运算,原文与摘要长度都可变。包括:设置一个Z/(2<SUP>32</SUP>)上的16级移位寄存器;前八级的反馈方式是第0至7级顺序移位反馈,反馈函数f以第0和第7级内容作为输入参数,在无整形原文馈入时,直接将f的函数值反馈至第0级,在有整形原文馈入时,将f的函数值与整形原文或其补码经对位模2加后反馈至第0级;后八级各级的反馈值是将前一级的内容以模32累加形式加到本级,一个反馈阶段结束后,以对位模2加形式对移位寄存器前、后八级内容作首尾折合;按照需要的摘要长度,从16级移位寄存器状态中输出,摘要值是16级移位寄存器状态的截位符号。安全、逻辑结构严谨、运算速度快、易于实现。
申请公布号 CN1426192A 申请公布日期 2003.06.25
申请号 CN01140476.0 申请日期 2001.12.10
申请人 中国科学院软件研究所 发明人 冯登国;张玉安
分类号 H04L9/00 主分类号 H04L9/00
代理机构 北京德琦专利代理有限公司 代理人 王丽琴
主权项 1.一种基于反馈移位寄存器的杂凑方法,其特征在于包括以下处理步骤:A.设置一个环Z/(232)上的16级移位寄存器;B.移位寄存器前八级的反馈方式是由第0级至第7级顺序移位反馈,并将原第0级和第7级的值作为反馈函数f的输入,在无整形原文馈入时,直接将f的输出值反馈至第0级,在有整形原文馈入时,将f的输出值与输入的整形原文对位模2加后反馈至第0级;C.移位寄存器后八级各级的反馈值是前一级的内容与本级内容作模232 加;D.在作首尾折合时,将移位寄存器的第15级至第8级,以对位模2加形式,分别加到前八级移位寄存器的第0级至第7级;E.按照所需要的摘要长度N,将16级移位寄存器的部分或全部状态截位后,将截出的值串接成N比特,作为摘要值。
地址 100080北京市中关村南四街四号