| 发明名称 | 非易失性半导体存储器及其制造工艺 | ||
| 摘要 | 一种非易失性半导体存储器包括：在半导体衬底上的至少一个第一栅电极，其间插有作为隧道氧化膜的第一绝缘膜，作为浮栅；沿沟道长度方向第一栅电极的两个侧壁上的侧壁间隔；通过第一栅电极的侧面，在半导体衬底的表面层中，由与半导体衬底导电类型不同的导电类型的杂质扩散区形成的位线，其中，所述位线包括采用第一栅电极作为掩膜，以自对准方式形成的第一位线和采用第一栅电极和侧壁间隔作为掩膜，以自对准方式形成的第二位线。 | ||
| 申请公布号 | CN1426113A | 申请公布日期 | 2003.06.25 |
| 申请号 | CN02154596.0 | 申请日期 | 2002.12.10 |
| 申请人 | 夏普株式会社 | 发明人 | 上田直树;杉田靖博;山内祥光 |
| 分类号 | H01L27/10;H01L29/788;H01L21/8239 | 主分类号 | H01L27/10 |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 陈瑞丰 |
| 主权项 | 1.一种非易失性半导体存储器，其中，它包括：在半导体衬底上的至少一个第一栅电极，其间插有作为隧道氧化膜的第一绝缘膜，作为浮栅；沿沟道长度方向第一栅电极的两个侧壁上的侧壁间隔；通过第一栅电极的侧面，在半导体衬底的表面层中，由与半导体衬底导电类型不同的导电类型杂质扩散区形成的位线其中所述位线包括采用第一栅电极作为掩膜以自对准方式形成的第一位线，和采用第一栅电极和侧壁间隔作为掩膜以自对准方式形成的第二位线。 | ||
| 地址 | 日本大阪府 | ||