| 主权项 |
1.一种用于W(宽波段)-CDMA讯号传送与接收之可配备软体之通讯装置,其中包括:一W-CDMA传送器,系包括RAM及/或记录器;一W-CDMA接收器,系包括RAM及/或记录器;及讯号读取装置,其特征在于,进一步包括一用于相位不平衡预先抵销之数位回路,该回路包括:一输入记录器,用以保持抵销角,一演算装置,系藉抵销角读取I,Q角之变化。2.如申请专利范围第1项所述之通讯装置,进一步包括一用于扰音及干涉估算之回路,该回路包括:一读取装置,用以读取在晶片律动或取样晶片律动下凝聚绝对値之程式设计数字;一低穿透程式滤波器,用以平衡扰音和干涉估算。3.如申请专利范围第1项所述之通讯装置,进一步包括一开启同步化之回路,该回路包括:一相对滤波器,以计算能量及聚积RAM,使时距同步化;一组交互作用器,用于影像同步化及辨识数码组;一能量估算单元,最大値侦测装置,系可藉微处理器之次要系统解读。4.如申请专利范围第1项所述之通讯装置,进一步包括用以产生整套资料传送之路线,该路线包括:一保持资料和活性位元之缓冲器;I,Q扩散器及音量控制装置,变频码生成器及变频装置,定时装置,经由RX影像端缘限制达成整套资料定时。5.如申请专利范围第4项所述之通讯装置,系用于UMTS/FDD之漫游路径频道(RACH)传送。6.如申请专利范围第1项所述之通讯装置,进一步包括一处理器。7.如申请专利范围第6项所述之通讯装置,其特征在于前述处理器系用来重新配备通讯装置之软体。8.如申请专利范围第6项所述之通讯装置,前述处理器系控制RAM及/或前述W-CDMA讯号传送器及接收器之记录器。9.如申请专利范围第6项所述之通讯装置,其特征在于前述传送器包括一第一程式脉冲成形滤波器,而前述接收器包括一第二程式脉冲成形滤波器。10.如申请专利范围第9项所述之通讯装置,其特征在于前述程式脉冲成形滤波器系可设计程式执行GMSK过滤,且前述传送器和接收器之设计系以一GSM前端为介面。11.如申请专利范围第10项所述之通讯装置,其特征在于由前述处理器执行GSM拟定内容。12.如申请专利范围第1项所述之通讯装置,系用于波形传送及/或接收及/或读取选自UMTS、附属UMTS、Galileo、GPS、IS-2000.IMT-2000.CDMA2000.IS-95.3GPP、3GPP2及ARIB讯号组之讯号。13.如申请专利范围第1项所述之通讯装置,前述传送器包括一种或多种以下之元素:同步化构件,以驱使传播开始阶段最终至传送器外部;一间歇生成器,以进行间歇传送;一伪扰音积分(QPN)频道,系包含一个或多个具各自扩大率之扩散器;一结合器,用以集聚QPN频道输出;一PN码生成器;一变频码生成器;一变频器;一结合器,用以集聚变频码之输出;一脉冲成形取样滤波器;及一NCO和上变流器,用于载波器预先抵销。14.如申请专利范围第13项所述之通讯装置,前述伪扰音(PN)码生成器系为一RAM,其中PN码系在前述处理器控制下被载下。15.如申请专利范围第13项所述之通讯装置,前述变频码生成器系为一程式黄金码生成器。16.如申请专利范围第13项所述之通讯装置,前述QPN频道系用以执行UMTS向前或倒退连接之传送。17.如申请专利范围第13项所述之通讯装置,前述扩散器输出之扩大率系用以执行传播力量控制。18.如申请专利范围第1项所述之通讯装置,前述传送器系包括一时段插入器,用以执行次要晶片之律动时间排列。19.如申请专利范围第1项所述之通讯装置,前述传送器系用于多重数码传送。20.如申请专利范围第1项所述之通讯装置,前述接收器包括:一脉冲成形滤波器;一选择式高度控制单元;一解调节器,用来追踪基地站接收到之多重路径组成;及一参考解调节器,系用于S/(N+I)测量。21.如申请专利范围第20项所述之通讯装置,前述接收器进一步包括一下变流器,取代前述脉冲成形滤波器,以便以中间频率之前端为介面。22.如申请专利范围第20项所述之通讯装置,前述接收器系用来执行UMTS、Gali1eo、GPS、IS-2000.IMT-2000.CDMA2000.IS-95.3GPP、3GPP2及/或ARIB讯号向前及倒退连接之波形。23.如申请专利范围第20项所述之通讯装置,前述高度控制单元包括:一程式转换器,以执行粗纹路之动态控制;一程式多工器,以执行细纹路之动态控制;一溢流计算器,用以操作最重要及次重要位元;一溢流计算器,用以操作次重要及第三重要位元;饱和逻辑,以修整多工器在结果。24.如申请专利范围第20项所述之通讯装置,前述高度控制单元系在前述处理器之运作时间控制循环内操作。25.如申请专利范围第20项所述之通讯装置,前述解调节器包括:一扫瞄滤波器,在晶片律动时产生一讯号,系得自基地站之多重路径成份校正过之频道之密合凝聚;一追踪单元,系使用前述晶片律动时用于解除变频及解除扩散复数波状频道之讯号;其中前述扫瞄滤波器包括:一FIFO,用以在晶片律动时缓冲来自申请专利范围第20项之前述高度控制单元之样品;一延迟线,系包含复数记录器,该延迟线之输入系连接至前述FIFO之输出;复数单元键,前述单元键之输入系连接至前述延迟线上程式设计之律动位置;及一求和器,总结晶片律动时前述单元键之复合输出。26.如申请专利范围第25项所述之通讯装置,前述单元键系分别为一晚多重路径组及一早多重路径组之组成,前述扫瞄滤波器系用以聚集前述晚多重路径组及早多重路径组之翰出能量,并使用这些累积数値反馈用于时间追踪之DLL之时差侦测器。27.如申请专利范围第25项所述之通讯装置,前述扫瞄滤波器系包括记忆体,以保持以下一种或多种情况:用于频道校正操控扩散码;用于频道校正操控之变频码;频道校正操控符号之调节;频道校正操控符号之作用。28.如申请专利范围第27项所述之通讯装置,前述记忆体系由前述处理器控制。29.如申请专利范围第27项所述之通讯装置,前述单元键包括:一频道校正操控之解变频器;一频道校正操控之解扩散器;一频道校正操控之滤波器,首先对步骤之程式数字执行频道校正操控符号之密合凝聚,第二,与前述密合凝聚之程式数字互相平衡;一频道估算器,使用前述操控滤波器之输出在晶片律动时生成频道估算;一频道校正器,以前述频道估算之复合排列将晶片进流分成复数;计算时距能量;比较时距能量与程式开端;一回路,在未超出前述开端时迫使前述频道估算为零。30.如申请专利范围第29项所述之通讯装置,前述键之设计系用于慢速及快速衰减抵销,由程式设计频道校正操控滤波器为慢速衰退,前述频道校正操控滤波器首先在时距中执行密合凝聚,其次,在前两个、前一个、目现及下一个得到之时距数値进行平衡,应用前述频道校正器在每个时距产生一频道估算;而程式设计为快速衰退时,前述频道校正操控滤波器首先在时距中执行一密合凝聚,然后经由在时距上连续插入前述密合凝聚驱使频道估算,应用前述频道校正器产生具有次符号定时之频道估算。31.如申请专利范围第20项所述之通讯装置,前述参考解调节器包括:一凝聚器,系可程式设计样品在晶片律动时绝对値之长度;及一低穿透滤波器,系用以操作前述凝聚器输出。32.如申请专利范围第20项所述之通讯装置,前述参考解调节器系在处理器之运作时间控制循环内操作。33.如申请专利范围第20项所述之通讯装置,前述解调节器系用以执行附属之变异。34.如申请专利范围第1项所述之通讯装置,系用以对地面站附属件执行准确的漫游测量。35.如申请专利范围第6项所述之通讯装置,进一步包括一两极RAM,作为处理器之周边设施。36.如申请专利范围第24项所述之通讯装置,其中包括复数单元键,系用以追踪多重路径成份,或搜寻新的多重路径成份。37.一种整体回路,系包括申请专利范围第1项所述之通讯装置。38.一种智慧型核心,系包括申请专利范围第1项所述之通讯装置。39.一种操作如申请专利范围第1项所述之W-CDMA通讯装置之方法,其特征包括以下步骤:为某特殊用途配备前述装置软体,及传送及/或接收及/或读取波状讯号。40.如申请专利范围第39项所述之方法,其特征在于前述波状讯号系选择自UMTS、附属UMTS、Galileo、GPS、IS-2000.IMT-2000.CDMA2000.IS-95.3GPP、3GPP2及ARIB之讯号。41.如申请专利范围第39项所述之方法,其特征在于前述软体配备系藉由一处理器完成。图式简单说明:图1揭示本发明之装置之整体传送器结构。图2揭示一伪扰音积分(QPN)频道。图3揭示使用一RAM单元生成伪扰音(PN)-码。图4到7揭示用在本发明装置之RAM软体配备形式。图8揭示不均衡相位之补偿。图9揭示本发明之装置之接收器结构。图10,11,12,13分别揭示高度控制器、扰音估算器、一解调节器之概览,及可本发明之装置之追踪单元。图14揭示用于UMTS模式解调节器一软体配备形式,仅使用一追踪单元。图15和16分别揭示本发明之扫瞄接收器和扫描键。图17揭示本发明之时距式之操控符号密合凝聚。图18揭示键之能量计算。图19揭示一用于本发明之装置一时距衡量滤波器。图20揭示扫瞄键以频道模式0处理之概览。图21和22揭示扫瞄键以频道模式1处理之概览。图23揭示扰音估算器。图24揭示扰音估算器之功能结构。图25揭示同步频道(SCH RX)构件。图26揭示时距同步。图27揭示物理漫游路径频道(PRACH TX)构件。 |
