发明名称 | 电路基板上时钟脉冲发生器的时钟脉冲信号布线结构 | ||
摘要 | 一种电路基板上时钟脉冲发生器的电路布线结构,是在一电路基板位在时钟脉冲发生器配置处的外围位置定义出一电磁干扰抑制外围区域,而在该电路基板的电源层上对应于该组件层的电磁干扰抑制外围区域,划分出有一特定电位面。该时钟脉冲发生器的时钟脉冲输出信号线在电路基板上的布线是先走线至该电磁干扰抑制外围区域内,先对应到本身的电位面,再经过贯孔换层至接地层,以抑制电磁波干扰。该组件层上的电磁干扰抑制外围区域的周缘配置有数个解耦合电容器,通过各个解耦合电容器以使电源噪声透过该解耦合电容器导至接地层。本实用新型能有效解决时钟脉冲发生器的电磁干扰问题,确具产业利用价值。 | ||
申请公布号 | CN2556690Y | 申请公布日期 | 2003.06.18 |
申请号 | CN02236118.9 | 申请日期 | 2002.05.15 |
申请人 | 神达电脑股份有限公司 | 发明人 | 颜承亨 |
分类号 | G06F1/06 | 主分类号 | G06F1/06 |
代理机构 | 上海专利商标事务所 | 代理人 | 王月珍 |
主权项 | 1.一种电路基板上时钟脉冲发生器的电路布线结构,是在该电路基板上配置有一时钟脉冲发生器,该时钟脉冲发生器包括至少一时钟脉冲输出信号线,其特征在于所述的电路布线结构包括有:一组件层,形成在所述的电路基板的顶层,所述的时钟脉冲发生器即配置在该组件层上,且在该时钟脉冲发生器配置位置的外围定义出一电磁干扰抑制外围区域;至少一第一参考电位层,形成在所述的电路基板中,在该第一参考电位层上对应于该组件层的电磁干扰抑制外围区域,划分出有一特定电位面;至少一第二电位参考面,形成在所述的电路基板中;一焊接层,形成在所述的电路基板的最底层;其中所述的时钟脉冲发生器的时钟脉冲输出信号线在电路基板上的布线是先走线至该电磁干扰抑制外围区域内,对应到所述的第一参考电位层的特定电位面,再经过贯孔换层至第二参考电位层。 | ||
地址 | 台湾省新竹县新竹科学园区研发二路1号 |