发明名称 锁相环电路
摘要 一种锁相环(PLL)电路,其中基准信号源(1)和电压控制振荡器(VCO)电路(3)的输出分别被分频器电路(2,4)分频。提供相位比较器(5)用于输出表示这些信号之间的误差信号。提供窗口发生器电路(9)用于输出窗口信号;低通滤波器(LPF)电路(7)响应接收到的电荷泵电路(6)的输出信号和提升电压而充电,使得控制电压的电位可以快速增加到目标值而不上升到任何过大的值,能够以高的可靠性实现高速频率转移。
申请公布号 CN1111955C 申请公布日期 2003.06.18
申请号 CN98108872.4 申请日期 1998.03.17
申请人 日本精密电路株式会社 发明人 菊川弘久
分类号 H03L7/00 主分类号 H03L7/00
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 陆立英
主权项 1.一种锁相环电路,其特征在于,包括:一个基准信号源,用于产生基准频率信号;一个第一分频器电路,用于对作为所述基准信号源的输出的所述基准频率信号进行分频;一个压控振荡器电路,用于输出一个输出信号,该输出信号具有一个目标频率,该目标频率与一个控制电压相对应;一个第二分频器电路,用以对所述的压控振荡器电路的所述输出信号进行分频;一个相位比较器电路,用以对所述的第一和第二分频器电路的各自输出信号相互进行相位比较,如果其间存在相位差,则输出一个误差信号,其脉宽相应于其间的相位差;一个电荷泵电路,响应于作为所述的相位比较器电路的输出的所述误差信号,而被驱动;一个低通滤波器电路,具有一个积分电路,用于平均所述的电荷泵电路的输出,输出一个平均信号以作为所述的控制电压;以及一个控制电路,用于监视所述的误差信号,并在所述的相位误差出现大于或等于一个预定值期间,对所述低通滤波器电路中的所述积分电路的电容元件施加一个对应于该相位差的提升电压,该提升电压的数值接近所述的控制电压,以使所述的压控振荡器在所述的目标频率上振荡,其中所述的控制电路产生一个窗口信号,用于所述的误差信号的脉宽比较,并在所述的窗口信号与所述的误差信号比较期间,在所述的误差信号的脉宽大于或等于所述预定值时,根据当前的电平设置数据,产生所述的提升电压,以将所述的提升电压设定在接近于所述压控振荡器电路在目标频率上振荡时所述控制电压值的数值上。
地址 日本东京都