| 主权项 |
1.一种形成双镶嵌沟槽的方法,包括下列步骤:提供一半导体基底,于该半导体基底上形成一孔洞;以树脂材料填满该孔洞;于该半导体基底及填满该孔洞之该树脂材料上依序形成一胺类阻隔层、一底抗反射层及一图案化光阻层;以该图案化光阻层为罩幕,蚀刻该底抗反射层及该胺类阻隔层;及以图案化光阻层及该底抗反射层为罩幕蚀刻该半导体基底。2.如申请专利范围第1项所述之形成双镶嵌沟槽的方法,其中更包括将该底抗反射层及该胺类阻隔层去除的步骤。3.如申请专利范围第1项所述之形成双镶嵌沟槽的方法,其中该半导体基底为矽基底。4.如申请专利范围第1项所述之形成双镶嵌沟槽的方法,其中该孔洞为介层洞。5.如申请专利范围第1项所述之形成双镶嵌沟槽的方法,其中该胺类阻隔层为I-line光阻层。6.如申请专利范围第5项所述之形成双镶嵌沟槽的方法,其中该I-line光阻层之厚度为50至50K。7.一种形成双镶嵌沟槽的方法,包括下列步骤:提供一半导体基底,于该半导体基底上形成一孔洞;以树脂材料填满该孔洞;于该半导体基底及填满该孔洞之该树脂材料上依序形成一旋涂材料层、一底抗反射层及一图案化光阻层;以该图案化光阻层为罩幕,蚀刻该底抗反射层及该旋涂材料层;及以该图案化光阻层及该底抗反射层为罩幕蚀刻该半导体基底。8.如申请专利范围第7项所述之形成双镶嵌沟槽的方法,其中更包括将该底抗反射层及该旋涂材料层去除的步骤。9.如申请专利范围第7项所述之形成双镶嵌沟槽的方法,其中该半导体基底为矽基底。10.如申请专利范围第7项所述之形成双镶嵌沟槽的方法,其中该孔洞为介层洞。11.如申请专利范围第7项所述之形成双镶嵌沟槽的方法,其中该旋涂材料层为I-line光阻层。12.如申请专利范围第11项所述之形成双镶嵌沟槽的方法,其中该I-line光阻层之厚度为50至50K。13.一种形成双镶嵌沟槽的方法,包括下列步骤:提供一半导体基底,于该半导体基底上形成一孔洞;以树脂材料填满该孔洞;于该半导体基底及填满该孔洞之该树脂材料上依序形成一低温沉积材料层、一底抗反射层及一图案化光阻层;以该图案化光阻层为罩幕,蚀刻该底抗反射层及该低温沉积材料层;及以该图案化光阻层及该底抗反射层为罩幕蚀刻该半导体基底。14.如申请专利范围第13项所述之形成双镶嵌沟槽的方法,其中更包括将该底抗反射层及该低温沉积材料层去除的步骤。15.如申请专利范围第13项所述之形成双镶嵌沟槽的方法,其中该半导体基底为矽基底。16.如申请专利范围第13项所述之形成双镶嵌沟槽的方法,其中该孔洞为介层洞。17.如申请专利范围第13项所述之形成双镶嵌沟槽的方法,其中该低温沉积材料层为I-line光阻层。18.如申请专利范围第17项所述之形成双镶嵌沟槽的方法,其中该I-line光阻层之厚度为50至50K。19.一种形成双镶嵌沟槽的方法,包括下列步骤:提供一矽基底,于该矽基底上形成一介层洞;于该矽基底上形成一树脂层,其中该树脂层会填满该介层洞;回蚀刻该树脂层以露出该矽基底表面;于该矽基底及露出表面之该树脂层上形成一厚度为50至50K之I-line光阻层;于该I-line光阻层上形成一底抗反射层;于该底抗反射层上形成一经图案转移之图案化光阻;以该图案化光阻为罩幕,蚀刻该底抗反射层及该I-line光阻层以形成一开口;以具有该开口之该图案化光阻层及该底抗反射层为罩幕蚀刻该矽基底以在该矽基底形成一沟槽;及去除该图案化光阻层、该底抗反射层及该I-line光阻层。图式简单说明:第1a至1h图系习知之先形成介层洞之形成双镶嵌沟槽的方法之步骤示意图。第2a至2f图系本发明之形成双镶嵌沟槽的方法之步骤示意图。 |
