| 主权项 |
1.一种耐应力之半导体元件之焊垫,包括:一子结构,配置于一半导体基材;一第一介电层,配置于该子结构上;一多晶矽膜片,配置于该第一介电层上,以改善焊线制程时该焊垫对应力的抵抗能力;一第一金属层,配置于该多晶矽膜片上;以及一第二金属层,配置于该第一金属层上。2.如申请专利范围第1项所述之耐应力之半导体元件之焊垫,其中该第一金属层具有一接近马蹄形的截面。3.如申请专利范围第2项所述之耐应力之半导体元件之焊垫,其中该第二金属层的一区域系配置于该第一金属层的一凹入区域上。4.如申请专利范围第1项所述之耐应力之半导体元件之焊垫,其中该第二金属层具有一接近马蹄形的截面。5.如申请专利范围第1项所述之耐应力之半导体元件之焊垫,其中该子结构包括一电路系统,以提供一动态随机存取记忆体。6.如申请专利范围第1项所述之耐应力之半导体元件之焊垫,其中该第一介电层系为一硼磷矽玻璃层。7.如申请专利范围第1项所述之耐应力之半导体元件之焊垫,其中该第一介电层的厚度系介于3000至4000之间。8.如申请专利范围第1项所述之耐应力之半导体元件之焊垫,其中该多晶矽膜片的厚度系介于1000至2000之间。9.如申请专利范围第1项所述之耐应力之半导体元件之焊垫,其中该第一金属层以及第二金属层系由铝金属所形成。10.如申请专利范围第1项所述之耐应力之半导体元件之焊垫,其中该第一金属层的厚度系介于7000至7500之间。11.如申请专利范围第1项所述之耐应力之半导体元件之焊垫,其中该第二金属层的厚度系介于8500至9000之间。12.如申请专利范围第1项所述之耐应力之半导体元件之焊垫,其中该焊线接合为杆状引脚接合。13.一种半导体封装,包括:一基材;一半导体晶片,配置于该基材上,该半导体晶片具有复数个焊垫,其中每一该些焊垫包括:一子结构,配置于一半导体基材;一第一介电层,配置于该子结构上;一多晶矽膜片,配置于该第一介电层上,以改善焊线制程时该焊垫对应力的抵抗能力;一第一金属层,配置于该多晶矽膜片上;一第二金属层,配置于该第一金属层上;复数个引脚,电性连接于该些焊垫与该卷带之间;以及一封装胶体,包覆住该卷带与该半导体晶片。14.如申请专利范围第13项所述之半导体封装,其中该些引脚为杆状引脚。15.如申请专利范围第13项所述之半导体封装,更包括一橡胶,配置于该卷带与该半导体晶片之间。16.如申请专利范围第13项所述之半导体封装,更包括复数个焊球,其中该些焊球系配置于该卷带上。17.一种半导体封装模组,包括:一模组电路板,该模组电路板具有一上表面及一下表面;复数个半导体晶片,配置于该模组电路板之该上表面及该下表面上,其中该些半导体晶片具有复数个焊垫,且每一该些焊垫包括:一子结构,配置于一半导体基材;一第一介电层,配置于该子结构上;一多晶矽膜片,配置于该第一介电层上,以改善焊线制程时该焊垫对应力的抵抗能力;一第一金属层,配置于该多晶矽膜片上;以及一第二金属层,配置于该第一金属层上。18.如申请专利范围第17项所述之半导体封装模组,更包括:至少一散热块,该散热块包覆该模组电路板;一连结机构,连接该散热块与该模组电路板。19.如申请专利范围第18项所述之半导体封装模组,更包括一黏着层,其中该黏着层系配置于该散热块与该些半导体晶片之间。20.如申请专利范围第17项所述之半导体封装模组,更包括复数个焊球,其中该些焊球系配置于该些半导体晶片与该模组电路板之间。21.一种耐应力之半导体元件之焊垫制造方法,包括:于一已形成有一子结构之半导体基材上形成一多晶矽膜片,以改善焊线制程期间焊垫承受应力的能力;于该半导体基材上形成一第二介电层,并覆盖住该多晶矽膜片;蚀刻该第二介电层的一区域,以将该多晶矽膜片的一区域暴露;于该第二介电层的一区域上形成一第一金属层,其中该第一金属层系透过该第二介电层被蚀刻的区域与该多晶矽膜片连接;于该半导体基材上形成一内金属介电层,并覆盖住该第一金属层与该第二介电层;蚀刻该内金属介电层的一区域,该区域系一焊垫将形成的区域;于该内金属介电层的一区域上形成一第二金属层,其中该第二金属层系透过该内金属介电层被蚀刻的区域与该第一金属层连接;于该第二金属层上形成一保护层;以及蚀刻该保护层的一区域,以暴露出一焊垫区域。22.如申请专利范围第21项所述之耐应力之半导体元件之焊垫制造方法,其中该多晶矽膜片形成之前更包括于该子结构上形成一第一介电层。23.如申请专利范围第21项所述之耐应力之半导体元件之焊垫制造方法,其中该多晶矽膜片的厚度系介于1000至2000之间。24.如申请专利范围第21项所述之耐应力之半导体元件之焊垫制造方法,其中形成该保护层的方法包括:以高密度电浆的方式形成一氧化矽层:以及以电浆增强化学气相沈积的方式形成一氮化矽层。25.如申请专利范围第21项所述之耐应力之半导体元件之焊垫制造方法,其中该第二金属层的一部份系形成于该第一金属层的一凹入区域上。26.一种耐应力之半导体元件之焊垫,包括:一子结构,配置于一半导体基材;一第一介电层,配置于该子结构上;一多晶矽膜片,配置于该第一介电层上,以改善焊线制程时该焊垫对应力的抵抗能力;一第一金属层,配置于该多晶矽膜片上,其中该第一金属层具有一凹入区域;以及一第二金属层,配置于该第一金属层上,其中该第二金属层的一部份系配置于该第一金属层的该凹入区域内,以改善该焊垫对应力的抵抗能力。图式简单说明:第1图绘示为一焊垫之剖面示意图,以说明传统半导体元件的焊垫上杆状引脚接合的情形;第2图绘示为在正常焊垫(图左)以及在实施接合拉力测试期间发生无金属覆盖之瑕疵(图右)的平面图;第3A图至第3F图绘示为依照本发明一较佳实施例半导体元件上焊垫的制作流程剖面示意图;第4图绘示为依照本发明另一较佳实施例半导体封装的剖面示意图,其中配置的半导体晶片上具有以第3A图至第3F图制作出的焊垫;以及第5图绘示为依照本发明再一较佳实施例半导体封装的剖面示意图,其中配置的半导体晶片上具有以第3A图至第3F图制作出的焊垫。 |
