| 摘要 |
Es wird eine Interpolationsschaltung zum Erzeugen eines Ausgabesignals mit einer Verzögerungszeit offenbart, die einem Wert entspricht, der durch Durchführen einer inneren Teilung einer Phasendifferenz durch ein voreingestelltes inneres Teilungsverhältnis zwischen eingegebenen ersten und zweiten Signalen. Die Interpolationsschaltung enthält eine Signalverlaufssyntheseeinheit (1) und eine Vorspannungssteuereinheit (2). Die Signalverlaufssyntheseeinheit (1) enthält ein ODER-Gatter (OR1), das erste und zweite Signale (FINO und FINE) zum Ausgeben des logischen ODER der beiden Eingangssignale empfängt; ein erstes Schaltbauteil (MP1), das zwischen einer ersten Stromzufuhr (VDD) und einem mit einem Ausgabeanschluss (OUT) verbundenen Knoten (N1) eingefügt ist und das durch das Ausgabesignal des ODER-Gatters ein- und ausgeschaltet wird; eine Reihenschaltung, die eine erste Stromquelle (MN2) und ein zweites Schaltbauteil (MN4) aufweist, das durch das erste Signal (FINO) ein- und ausgeschaltet wird; und eine Reihenschaltung, die eine zweite Stromquelle (MN3) und ein drittes Schaltbauteil (MN5) aufweist, das durch das zweite Signal (FINE) ein- und ausgeschaltet wird; wobei die Reihenschaltungen parallel zwischen dem Ausgabeknoten und einer zweiten Stromzufuhr (VSS) geschaltet sind. Auf Grund der Steuersignale, die das innere Teilungsverhältnis bestimmen, führt die Vorspannungssteuereinheit (2) die Steuerung auf solch eine Weise durch, dass die Strompfadschalter so ein- und ...
|
