发明名称 |
具有埋入型导电层的半导体器件及其制造方法 |
摘要 |
一种具有埋入型导电层的半导体器件及其制造方法。在半导体器件中,在第一层间绝缘层中形成埋入型导电层,上述导电层具有比上述第一层间绝缘层表面高的表面。另外,用具有平坦表面的绝缘膜覆盖上述第一层间绝缘层和上述导电层,在该绝缘膜中形成蚀刻选择比比上述绝缘膜高的的第二层间绝缘层。在上述半导体器件的制造方法中,在半导体衬底层上形成第一层间绝缘层,在第一层间绝缘层中形成沟,在第一层间绝缘层上形成导电层,用上述导电层掩埋沟,研磨导电层形成后的衬底表面,形成露出第一层间绝缘层和导电层的平坦面。还蚀刻去除研磨引起的上述第一层间绝缘层表面的损伤层,在蚀刻后的衬底表面上使用涂布法,形成绝缘膜。之后,在上述绝缘膜上形成蚀刻选择比比绝缘膜高的第二层间绝缘层。 |
申请公布号 |
CN1421928A |
申请公布日期 |
2003.06.04 |
申请号 |
CN02148236.5 |
申请日期 |
2002.09.27 |
申请人 |
株式会社东芝 |
发明人 |
山田雅基;梶田明広 |
分类号 |
H01L23/522;H01L23/532;H01L21/768 |
主分类号 |
H01L23/522 |
代理机构 |
上海专利商标事务所 |
代理人 |
孙敬国 |
主权项 |
1.一种半导体器件,具有:第一层间绝缘层;形成于上述第一层间绝缘层中的沟;掩埋上述沟、具有比上述第一层间绝缘层表面高的表面的导电层;覆盖上述第一层间绝缘层和上述导电层、具有平坦表面的绝缘膜;和形成于上述绝缘膜上、具有比上述绝缘膜高的蚀刻选择比的第二层间绝缘层。 |
地址 |
日本东京 |