半导体存储器件的位线检测电路及其方法

摘要

本发明涉及具有多个检测窗口的半导体存储器件的位线检测装置及其方法。本发明由于在具有与位线相接的NMOS读出放大器及PMOS读出放大器的半导体存储器件的位线检测电路中，通过检测所输入的电源电压的电平，可相应于所产生的电源电压检测信号，可变地控制前述NMOS读出放大器及PMOS读出放大器之间的动作时间点的可变延迟路径，电源电压随电池放电而逐渐下降的电池备用的存储元件，可抑制漏电流及改善动作速度。

主权项

1.一种半导体存储器件的位线检测电路，该电路包括连接于一对位线之间的NMOS读出放大器PMOS读出放大器，其特征在于，它包括：可变延迟路径，相应地连接到所述读出放大器的一个节点，用以响应于表示电源的电压电平的电源电压检测信号可变地控制所述NMOS和PMOS读出放大器的检测操作之间的时间间隔，所述可变延迟路径具有多个延迟路径，用以根据所述电源电压检测信号以产生不同的延迟时间。