| 主权项 |
1.一种以参考频率相锁本地产生之频率之装置实施方法,包括施加本地频率及参考频率至相位比较器以产生一控制信号指示该等频率中相互间相位落后或领先特性的步骤,并使用控制信号或由其导出的信号作为回授信号来抵消该相位落后或领先的特性,使得两个频率的相位对准,该方法进一步的包括允许稳定参考频率,在装置开始起始动运作之后,且于是立刻将控制信号连续线性的由一低于或高于相锁位准的初始参考位准增加或减少至分别超过或低于相锁位准,以减少达成相锁两个频率所需的时间。2.如申请专利范围第1项所述之装置实施方法,更包括在该位准达到超过或低于相锁位准后,立即增量的调整该控制信号的位准至该相锁位准。3.如申请专利范围第2项所述之装置实施方法,其中装置在开始起动运作之后,使得参考频率稳定的步骤,包括在该开始起动运作表示稳定之后使用一个起动电路来检测一个预定之周期数之参考频率的边缘,且在该检测时,触发立即放大控制信号位准的步骤。4.如申请专利范围第3项所述之装置实施方法,更包括在达到该位准超过或低于相锁位准后,第一次增量调整该控制信号位准至该相锁位准,立即关闭起动电路。5.如申请专利范围第4项所述之装置实施方法,包括在每一次如此表示稳定参考频率再度开始运作之后,每次重新开始运作装置时再度开启起动电路,使起动电路得以再次检测该预定周期数之参考频率的边缘,且在每一次该等检测时,触发立即放大控制信号位准至位准超过或低于相锁位准的步骤。6.一种装置改进,使用于将一本地产生频率相锁至一参考频率,其中电压控制振荡器(VCO)产生一为预定参考频率倍数的本地频率,该VCO响应于控制电压位准的改变,对应的改变相对于参考频率相位之本地频率相位;一个相位比较器响应于参考频率及本地频率以比较相对相位因而产生一控制信号显示本地频率相位相对的落后或领先参考频率相位的特性;一电压产生器对该控制信号响应以导出一控制电压位准,代表本地频率及参考频率间的相位关系;以及施加一由该电压产生器所产生的电压至VCO,以减少由控制信号所代表本地频率相位相对于参考频率相位落后或领先的特性,且因此对应的减少两个频率间的相位差,由是最终的抵消该相位差;该改进包括:对相锁装置起动初始运作后之稳定参考频率予以响应的装置,于是立即由一初始参考位准低于或高于一相锁位准,在该处抵消两个频率间的相位差,连续线性的增加或减少放大控制电压的位准,至一个位准分别超过或低于相锁位准,以减少达成相锁两个频率所需要的时间。7.如申请专利范围第6项所述之装置改进,更包括:对该控制电压达到该位准超过或低于相锁位准的响应装置,以立即的调整该控制电压位准至该相锁位准。8.如申请专利范围第6项所述之装置改进,更包括:在该装置起动初始运作后显示稳定参考频率后,用以侦测参考频率预定周期数选取边缘的起动电路,且其中该立即放大控制电压的位准的装置,包括触发此等放大之对该检测响应之装置。9.如申请专利范围第8项所述之装置改进,更包括:对该控制电压分别达到该位准超过或低于相锁位准之响应装置,以立即调整该控制电压位准至该相锁位准,且在该分别位准达到超过或降至低相锁位准时,立即在第一次增量调整该控制电压位准至该相锁位准时关闭起动电路之装置。10.如申请专利范围第9项所述之装置改进,包括:在相锁装置之每一次重新开始操作时,将起动电路再度开启之装置,使起动电路得以在每一次重新开始操作显示稳定参考频率后,检测该选取预定周期数之参考频率边缘,且其中对如此检测的响应触发立即放大之该装置,是对每一如此的检测以执行触发的响应。11.如申请专利范围第8项所述之装置改进,更包括:对该控制电压达到该分别位准超过或降至低于相锁位准时的响应方法于是立即关闭起动电路。12.如申请专利范围第8项所述之装置改进,在装置开始或重新开始操作后,其中该预定数周期是在第一个四周期中。13.一种将本地时钟频率与参考频率相位同步的相锁回路(PLL)晶片,包括:一相位比较器用来比较本地时钟频率与参考频率,产生显示调整本地时钟频率方向的控制信号,以减少任何相对相位差,且因而最后将本地时钟频率之相位锁至参考频率;一电压控制振荡器(VCO)对施加至其上控制电压之响应,以产生一振荡信号频率由该处导出本地时钟频率;以及一回路滤波器对来自该相位比较器控制信号的响应,以发展一应用至VCO的控制信号,在该减少相对相位差控制信号所指示的方向来调整本地时钟频率,回路滤波器包括检测参考频率一预定数周期边缘的起动电路,在开始操作或重置PLL电路之后,作为参考频率稳定的指示,并包括对检测该选择边缘响应的方法,在其上将控制信号由初始位准事实上为零伏特,线性的放大至预定拉起位准超过达成相锁所需之控制电压,以此得以减少获自检测该选择的边缘,由显示稳定参考频率所量度相锁所需的时间。14.如申请专利范围第12项所述之PLL电路晶片,其中回路滤波器包括对控制电压位准达到该拉起位准时关闭起动电路响应的装置,由是移去其在达成本地时钟与参考频率相锁时进一步的影响。15.如申请专利范围第13项所述之PLL电路晶片,其中回路滤波器包括对控制电压位准达到该拉起位准时,渐进的减少控制电压至相锁所需要之该位准的装置。16.如申请专利范围第15项所述之PLL电路晶片,其中回路滤波器包括在控制电压位准达到该拉起位准关闭起动电路后,对初始渐进的减少控制电压响应的装置。17.如申请专利范围第15项所述之PLL电路晶片,其中回路电路包括当晶片重置时,控制电压位准回至事实上零伏特的装置。18.如申请专利范围第16项所述之PLL电路晶片,其中回路电路包括维持起动电路在关闭状态直到将PLL电路重置的装置,以及由此启动起动电路再次检测该预定周期数之参考频率边缘,经由该对此检测响应的装置,开始控制电压线性放大的响应。19.如申请专利范围第13项所述之PLL电路晶片,其中该参考频率选取的边缘在PLL电路开始操作或重置后第一个四周期之内。图式简单说明:图1为一习知技术PLL系统典型结构方块图,描述于上述背景之章节;图2为本发明回路滤波电路较佳实施例简化之方块图;图3为如图2回路滤波电路中所使用之起动电路简化方块图;图4为波形图显示起动电路的时序及应用至VCO一个近似的控制电压相关发展,及一个达到锁定相对时间范例的叠图及'907应用电路;以及图5为图2中回路滤波电路较为详细的概要电路图。 |
