| 主权项 |
1.一种电晶体输出电路,包含有:串联相接之一PMOS电晶体及一NMOS电晶体;及一耦接于该PMOS电晶体与该NMOS电晶体之该闸极与源极之电位控制电路,用来接收源自一高电位电源供应及一低电位电源供应的电力,与控制施加于该PMOS电晶体与该NMOS电晶体之该闸极与源极的电压以响应一具一第一准位与一第二准位其中之一的输入讯号,其中该电位控制电路施加一参考电压于该PMOS电晶体与该NMOS电晶体的该闸极,该参考电压系介于该高电位电源供应准位与该低电位电源供应准位之间,其中该电位控制电路施加该高电位电源供应电压至该PMOS电晶体的该源极以响应具该第一准位的输入讯号且施加一电压至该NMOS电晶体的该源极使该NMOS电晶体不导通,如此一具该高电位电源供应电压的输出讯号被从一在该PMOS电晶体与该NMOS电晶体之间的节点输出,及其中该电位控制电路施加该低电位电源供应电压至NMOS电晶体的源极以响应一具该第二准位的输入讯号且施加一电压至该PMOS电晶体的该源极使该PMOS电晶体不导通,如此一具该低电位电源供应电压的输出讯号被从一在该PMOS电晶体与该NMOS电晶体之间的节点输出。2.如申请专利范围第1项之电晶体输出电路,其中该参考电压系一介于该高电位电源供应电压与该低电位电源供应电压之间的中间电压。3.一种电晶体输出电路,包含有:串联相接之一PMOS电晶体及一NMOS电晶体;及一耦接在该PMOS电晶体之该源极与一高电位电源供应之间的第一源极随耦器,用以选择性地施加一高电位电源供应电压至该PMOS电晶体的该源极以响应一某电压系在该高电位电源供应电压与一参考电压之间变化的第一输入讯号,该参考电压系介于该高电位电源供应电压与一低电位电源供应电压之间;一耦接在该NMOS电晶体之该源极与一低电位电源供应之间的第二源极随耦器,用以选择性地施加该低电位电源供应电压至该NMOS电晶体的该源极以响应一其电压系在该参考电压与该低电位电源供应电压之间变化的第二输入讯号;及一位在一介于该PMOS电晶体与该NMOS电晶体之间的一节点上的输出端,用以输出一具该高电位电源供应电压与该低电位电源供应电压其中一个的输出讯号。4.如申请专利范围第3项之电晶体输出电路,更包含有一耦接于该PMOS电晶体及该NMOS电晶体之该等闸极的参考电压产生电路,用以产生该参考电压并施加该参考电压至该PMOS电晶体及该NMOS电晶体之该等闸极。5.如申请专利范围第3项之电晶体输出电路,其中该参考电压系一介于该高电位电源供应电压与该低电位电源供应电压之间的中间电压。6.如申请专利范围第3项之电晶体输出电路,其中该第一及该第二输入讯号供应之时间使当该输出讯号从该低电位电源供应电压上升至该高电位电源供应电压时,该NMOS电晶体之该源极电压比该PMOS电晶体之该源极电压早变化,当该输出讯号从该高电位电源供应电压下降至该低电位电源供应电压时,该NMOS电晶体之该源极电压比该PMOS电晶体之该源极电压晚变化。7.一种电晶体输出电路,包含有:串联相接之一PMOS电晶体及一NMOS电晶体;及一耦接于该PMOS电晶体之该源极的第一反相器电路,用以接收源自一高电位电源供应及一介于该高电位电源供应电压与一低电位电源供应电压之间的参考电压的电力,该第一反相器接收一其电压在该高电位电源供应电压与该参考电压之间变化的第一输入讯号并施加该高电位电源供应电压与该参考电压其中一个至该PMOS电晶体的该源极;一耦接于该NMOS电晶体之该源极的第一反相器电路,用以接收源自该参考电压及一低电位电源供应的电力,该第二反相器接收一其电压在该参考电压与该低电位电源供应电压之间变化的第二输入讯号并施加该参考电压与其中一个至该NMOS电晶体的该源极;及一位于一介于该PMOS电晶体与该NMOS电晶体之间的节点上的输出端,用以输出一具该高电位电源供应电压与该低电位电源供应电压其中一个的输出讯号。8.如申请专利范围第7项之电晶体输出电路,更包含有一耦接于该PMOS电晶体与该NMOS电晶体之该等闸极的参考电压产生电路,用以产生该参考电压并施加该参考电压至PMOS电晶体与该NMOS电晶体的该等闸极。9.如申请专利范围第7项之电晶体输出电路,其中该参考电压系一介于该高电位电源供应电压与该低电位电源供应电压之间的中间电压。10.如申请专利范围第7项之电晶体输出电路,其中该第一及该第二输入讯号供应之时间使当该输出讯号从该低电位电源供应电压上升至该高电位电源供应电压时,该NMOS电晶体之该源极电压比该PMOS电晶体之该源极电压早变化,当该输出讯号从该高电位电源供应电压下降至该低电位电源供应电压时,该NMOS电晶体之该源极电压比该PMOS电晶体之该源极电压晚变化。11.一种电晶体准位转换器电路,包含有:一用以接收源自一高电位电源供应与一低电位电源供应之电力并将一外部输入讯号转换为第一与第二输入讯号的输入讯号转换器,该第一输入讯号其电压系在该高电位电源供应电压与一参考电压间变化,该参考电压系介于该高电位电源供应电压与低电电源供应电压之间,该第二输入讯号其电压系在该参考电压与该低电位电源供应电压间变化;及一耦接于该输入讯号转换器的输出电路,用以接收该第一及第二输入讯号并输出一具该高电位电源供应电压与该低电位电源供应电压其中一个的输出讯号。12.如申请专利范围第11项之电晶体准位转换器电路,其中该输出电路更包含有:串联相接之一PMOS电晶体及一NMOS电晶体;一耦接在该NMOS电晶体的该源极与该高电位电源供应之间的第一源极随耦电路,用以选择性地施加该高电位电源供应电压至该NMOS电晶体的该源极以响应该第一输入讯号;一耦接在该NMOS电晶体的该源极与该低电位电源供应之间的第二源极随耦电路,用以选择性地施加该低电位电源供应电压至该NMOS电晶体的该源极以响应该第二输入讯号;及一位在一介于该PMOS电晶体及该NMOS电晶体之间的节点上用以输出该输出讯号的输出端。13.如申请专利范围第11项之电晶体准位转换器电路,其中该输出电路更包含有:串联相接之一PMOS电晶体及一NMOS电晶体;一耦接于该PMOS电晶体之该源极的第一反相器电路,用以接收源自该高电位电源供应及该参考电压的电力,该第一反相器电路接收该第一输入讯号并施加该高电位电源供应电压与该参考电压其中一个至该PMOS电晶体的该源极;一耦接于该NMOS电晶体之该源极的第二反相器电路,用以接收源自该参考电压及该低电位电源供应的电力,该第二反相器电路接收该第二输入讯号并施加该参考电压与该低电位电源供应电压其中一个至该NMOS电晶体的该源极;及一位在一介于该PMOS电晶体及该NMOS电晶体之间的节点上用以输出该输出讯号的输出端。14.如申请专利范围第11项之电晶体准位转换器电路,其中该输入讯号转换器更包含有:在该高电位电源供应及该参考电压之间串联相接的一第一电流镜电路与一第一电阻器;一用以选择性地作动该第一电流镜电路以响应该外部输入讯号的第一切换电路,该第一输入讯号从介于该第一电流镜电路与该第一电阻器之间的节点上施加至该输出电路;在该参考电压与该低电位电源供应之间串联相接的一第二电流镜电路与一第二电阻器;及一用以选择性地作动该第二电流镜电路以响应该外部输入讯号的第二切换电路,该第二输入讯号从介于该第二电流镜电路与该第二电阻器之间的节点上施加至该输出电路;15.如申请专利范围第11项之电晶体准位转换器电路,其中该输入讯号转换器包含有:在该高电位电源供应及该参考电压之间串联相接的第一及第二电流镜电路;一用以选择性地作动该第一电流镜电路以响应该外部输入讯号的第一切换电路;一根据外部输入讯号互补性地作动该第二电流镜电路与该第一电流镜电路的第二切换电路,该第一输入讯号从介于该第一与第二电流镜电路之间的节点上施加至该输出电路;在该参考电压与该低电位电源供应间之串联相接的第三及第四电流镜电路;一用以选择性地作动该第三电流镜电路以响应该外部输入讯号的第三切换电路;及一响应外部输入讯号互补性地作动该第四电流镜电路与该第三电流镜电路的第四切换电路,该第二输入讯号从介于该第三与第四电流镜电路之间的节点上施加至该输出电路;16.如申请专利范围第11项之电晶体准位转换器电路,其中该外部输入讯号在该参考电压与低电位电源供应电压之间变化,该输入讯号转换器包含有:在该高电位电源供应及该参考电压之间串联相接的第一及第二电流镜电路;一用以选择性地作动该第一电流镜电路以响应该外部输入讯号的第一切换电路;一响应外部输入讯号互补性地作动该第二电流镜电路与该第一电流镜电路的第二切换电路,该第一输入讯号从介于该第一与第二电流镜电路之间的节点上施加至该输出电路;及一用以接收该外部输入讯号并施加该第二输入讯号至该输出电路的反相器。17.如申请专利范围第11项之电晶体准位转换器电路,其中该输入讯号转换器包含有:一用以转换该外部输入讯号为第一与第二单步脉波讯号的单步电路;一串接在该高电位电源供应与该低电位电源供应之间的一第一切换电路与一第一电流镜电路,该第一切换电路选择性地作动该第一电流镜电路以响应该第一单步脉波讯号;一串接在该高电位电源供应与该低电位电源供应之间的一第二切换电路与一第二电流镜电路,该第二切换电路选择性地作动该第二电流镜电路以响应该第二单步脉波讯号;一串接在该第一与第二电流镜电路之间的第一栓锁电路,用以在该外部输入讯号变化时栓锁该第一输入讯号,该第一输入讯号从介于该第二电流镜电路与该第一栓锁电路之间的节点上施加至该输出电路;一串接在该参考电压与该低电位电源供应之间的一第三切换电路与一第三电流镜电路,该第三切换电路选择性地作动该第三电流镜电路以响应该第一单步脉波讯号;一串接在该参考电压与该低电位电源供应之间的一第四切换电路与一第四电流镜电路,该第四切换电路响应该第二单步脉波讯号互补性地作动该第四电流镜电路及该第三电流镜电路;及一串接在该第三与第四电流镜电路之间的第二栓锁电路,用以在该外部输入讯号变化时栓锁该第二输入讯号,该第二输入讯号从介于该第四电流镜电路与该第二栓锁电路之间的节点上施加至该输出电路。18.一种电晶体逻辑电路,包含有:用以偏移第一与第二输入讯号之电压的第一及第二电源供应,因而产生第一与第二偏移之输入讯号;一耦接于该第一及第二电源供应的输出电路,用以接收该第一及第二输入讯号与该第一与第二偏移之输入讯号并输出一预定的逻辑讯号,该输出电路包含有:串接之一PMOS电晶体与一NMOS电晶体;一耦接于该PMOS电晶体之该源极并接受源自该高电位电源供应与一参考电压的电力的第一NAND电路,该参考电压系介于该高电位电源供应电压与该低电位电源供应电压之间,该第一NAND电路接收该第一与第二偏移之输入讯号并施加该高电位电源供应电压与该参考电压其中一个至该PMOS电晶体的该源极;一耦接于该NMOS电晶体之该源极并接受源自该参考电压应与该低电位电源供应的电力的第二NAND电路,该第二NAND电路接收该第一与第二输入讯号并施加该参考电压与该低电位电源供应电压其中一个至该NMOS电晶体的该源极;及一位在该PMOS电晶体与该NMOS电晶体之间用以输出一逻辑讯号的输出电路。19.一种电晶体运算放大器,包含有:一用以接受源自一高电位电源供应与一低电位电源供应之电力并经由比较第一及第二输入讯号而产生第一及第二电压讯号的输入电路,该第一讯号为该高电位电源供应电压与一参考电压的其中一个,该参考电压系介于该高电位电源供应电压与该低电位电源供应电压之间,该第二讯号为该参考电压与该低电位电源供应电压的其中一个;及一耦接于该输出电路用以接收该第一及第二电压讯号并输出一具该高电位电源供应电压与该低电位电源供应电压之其中一个的输出讯号的输出电路。20.如申请专利范围第19项之电晶体运算放大器,其中该输出电路包含有:串接之一PMOS电晶体与一NMOS电晶体;一耦接于该PMOS电晶体之该源极并接受源自该高电位电源供应与该参考电压的电力的第一反相器电路,该第一反相器电路接收该第一电压讯号并施加该高电位电源供应电压与该参考电压其中一个至该PMOS电晶体的该源极;一耦接于该NMOS电晶体之该源极并接受源自该参考电压与该低电位电源供应的电力的第二反相器电路,该第二反相器电路接收该第二电压讯号并施加该参考电压与该低电位电源供应电压其中一个至该NMOS电晶体的该源极;及一位在该PMOS电晶体与该NMOS电晶体之间用以输出一输出讯号的输出端子。21.如申请专利范围第19项之电晶体运算放大器,其中该输出电路包含有:一耦接于该高电位电源供应与该低电位电源供应之间的定电流源;串接在该定电流源与该高电位电源供应之间的第一及第二电晶体与一电流镜电路,该第一电晶体响应该第一输入讯号而该第二电晶体响应该参考电压;及串接在该电流镜电路与该定电流源之间的第一及第二电阻器与一第三电晶体,其中该第一电压讯号从该电流镜电路与该第一电阻器间的一节点上施加至输出电路,而该第二电压讯号从该第三电晶体与该第二电阻器间的节点上施加至输出电路。图式简单说明:第1图系本发明之一输出电路的一结构图;第2图系根据本发明一第一实施例的输出电路的一电路图;第3A至3C图系第2图之输出电路的波长图;第4图系根据本发明一第二实施例的输出电路的一电路图;第5图系根据本发明一第三实施例的一准位转换器电路的一电路图;第6图系根据本发明一第四实施例的一准位转换器电路的一电路图;第7图系根据本发明一第五实施例的一准位转换器电路的一电路图;第8图系根据本发明一第六实施例的一准位转换器电路的一电路图;第9图系根据本发明一第七实施例的一NAND电路的一电路图;第10图系说明根据本发明一第八实施例的一OP放大器电路的一电路图。 |
