| 主权项 |
1.一种电路装置,包括:复数个导电路;连接于前述导电路之电路元件;由被覆前述电路元件以及前述导电路而一体地支撑前述电路元件与前述导电路之绝缘性树脂所构成之包封件;以及露出于前述包封件之一主面之外部连接用引线端子。2.如申请专利范围第1项之电路装置,其中,前述导电路系由金属之压延体所构成。3.如申请专利范围第1项之电路装置,其中,前述复数个导电路中之至少1个形成有用以与绝缘性树脂嵌合之弯曲面。4.如申请专利范围第3项之电路装置,其中,前述分离槽系藉由蚀刻而形成者。5.如申请专利范围第1项之电路装置,其中,前述电路元件包括复数个电路元件。6.如申请专利范围第1项至第5项之任何一项之电路装置,其中,前述导电路的厚度在20微米至100微米之范围内。7.如申请专利范围第2项之电路装置,其中,前述导电路系由以铜为主成分之压延体所构成8.如申请专利范围第2项之电路装置,其中,前述导电路系由以铁-镍为主成分之压延体所构成9.如申请专利范围第2项之电路装置,其中,前述导电路系由以铝为主成分之压延体所构成。10.如申请专利范围第2项之电路装置,其中,前述导电路系以使表面成为平坦面之方式使晶界随意配置者。11.如申请专利范围第1项之电路装置,其中,在前述导电路之电路元件搭载面形成由不同于前述导电路之金属材料所成之导电被膜。12.如申请专利范围第11项之电路装置,其中,前述导电被膜系由镀镍构成。13.如申请专利范围第11项之电路装置,其中,前述导电被膜系由镀金构成。14.如申请专利范围第11项之电路装置,其中,前述导电被膜系由镀银构成15.如申请专利范围第1项之电路装置,前述电路元件系由半导体积体电路晶片所构成。16.如申请专利范围第1项之电路装置,其中,前述电路元件系由晶片零件所构成。17.如申请专利范围第1项之电路装置,其中,前述电路元件与前述导电路之连接系藉由接合细线而进行18.如申请专利范围第17项之电路装置,其中,前述电路元件与前述导电路之连接系藉由直接接合而进行。19.如申请专利范围第1项之电路装置,其中,前述导电路之背面与前述绝缘性树脂之背面构成实质上之同一面。20.如申请专利范围第1项之电路装置,其中,前述导电路之背面系比前述绝缘性树脂之表面突出。21.如申请专利范围第20项之电路装置,其中,前述绝缘性树脂表面系比前述导电路之背面突出,而在凹部形成有用以与外部电路连接之焊锡球。22.一种电路装置之制造方法,包括:准备导电性板之步骤;以至少留下成为导电路之区域之方式在前述导电性板上形成比前述导电性板之厚度浅之分离槽,以形成导电路用图型之步骤;将电路元件固定于前述导电路用图型之前述分离槽形成面侧之步骤;以绝缘性树脂模塑前述电路元件与前述导电路之步骤;以及以从前述电路元件搭载面之对向面侧至到达前述分离槽之深度除去前述导电性板,而以形成前述导电路之方式使前述导电性板分离之步骤。23.如申请专利范围第22项之电路装置之制造方法,包括:准备导电性板之步骤;以至少留下成为导电路之区域之方式在前述导电性板上形成比前述导电性板之厚度浅之分离槽,以形成复数单位之导电路用图型之步骤;将电路元件搭载于前述导电路用图型之前述分离槽形成面侧之步骤;以绝缘性树脂模塑前述电路元件与前述导电路之步骤;以及以从前述电路元搭载面之对向面侧至到达前述分离槽之深度去除前述导电性板,而以形成前述导电路之方式使前述导电性板分离,以形成复数个电路装置之步骤。24.如申请专利范围第22项或第23项之电路装置之制造方法,其中,准备前述导电性板之步骤包括压延金属之步骤。25.如申请专利范围第22项之电路装置之制造方法,其中,前述导电路用图型之形成步骤包括以形成弯曲侧面之方式形成导电路之步骤。26.如申请专利范围第22项之电路装置之制造方法,其中,前述导电路用图型之形成步骤系利用半蚀刻形成使前述导电路电气分离之分离槽之步骤。27.如申请专利范围第22项之电路装置之制造方法,其中,前述导电路用图型之形成步骤系利用半冲压方法形成使前述导电路电气分离之分离槽之步骤。28.如申请专利范围第22项之电路装置之制造方法,其中,固定前述电路元件之步骤包括固定复数个电路元件之步骤。29.如申请专利范围第22项之电路装置之制造方法,其中,前述导电路用图型之形成步骤系形成深度为20微米至100微米之分离槽之步骤。30.如申请专利范围第22项之电路装置之制造方法,其中,前述准备导电性板之步骤包括以热间压延法对以铜作为主成分之板状体进行压延处理之步骤。31.如申请专利范围第22项之电路装置之制造方法,其中,前述准备导电性板之步骤包括以热间压延法对以铁-镍作为主成分之板状体进行压延处理之步骤。32.如申请专利范围第22项之电路装置之制造方法,其中,前述准备导电性板之步骤包括以热间压延法对以铝为主成分之板状体进行压延处理之步骤。33.如申请专利范围第22项之电路装置之制造方法,其中,前述准备导电性板之步骤包括形成以使表面成为平坦面之方式使晶界成为随意配置之板状体之步骤。34.如申请专利范围第22项之电路装置之制造方法,其中,前述准备导电性板之步骤包括在前述导电路之电路元件搭载面之至少一部分形成不同于前述导电路之金属材料所成之导电被膜之步骤。35.如申请专利范围第33项之电路装置之制造方法,其中,前述形成导电被膜之步骤包括镀镍步骤。36.如申请专利范围第33项之电路装置之制造方法,其中,前述形成导电被膜之步骤包括镀金步骤。37.如申请专利范围第33项之电路装置之制造方法,其中,前述形成导电被膜之步骤包括镀银步骤。38.如申请专利范围第22项之电路装置之制造方法,其中,前述固定电路元件之步骤包括在前述导电路上搭载半导体积体晶片之步骤。39.如申请专利范围第22项之电路装置之制造方法,其中,前述固定电路元件之步骤包括在前述导电路上连接晶片零件之步骤。40.如申请专利范围第22项之电路装置之制造方法,其中,前述固定电路元件之步骤包括以接合细线进行丝焊之步骤。41.如申请专利范围第40项之电路装置之制造方法,其中,前述固定电路元件之步骤系以直接接合方式进行。42.如申请专利范围第22项之电路装置之制造方法,其中,前述形成电路之步骤包括以使前述导电路之背面与前述绝缘性树脂之背面实质上构成同一面之方式进行蚀刻之步骤。43.如申请专利范围第22项之电路装置之制造方法,其中,前述形成电路之步骤包括以使前述导电路之背面比前述绝缘性树脂表面突出之方式进行蚀刻之步骤。44.如申请专利范围第22项之电路装置之制造方法,其中,前述形成电路之步骤包括以使前述绝缘性树脂表面比前述导电路之背面突出之方式进行蚀刻之步骤。45.如申请专利范围第22项之电路装置之制造方法,其中,前述形成电路之步骤包括以使前述绝缘性树脂表面此前述导电路之背面突出之方式进行蚀刻之步骤,以及在蚀刻所形成之凹部形成用以与外部连接之焊锡球之步骤。46.如申请专利范围第22项之电路装置之制造方法,其中,复包括,截断前述绝缘性树脂以分离为个别之电路装置之步骤。47.一种半导体模组,包括半导体装置,由复数个导电路、与前述导电路电气连接之第1电路元件、支撑前述第1电路元件与前述复数个导电路之绝缘性树脂所构成,及第2电路元件,将前述半导体装置的背面作为安装面,与露出于半导体装置背面的电极连接。48.一种半导体模组,包括半导体装置,具有复数个导电路,与前述导电路电气连接之第1电路元件,支撑前述第1电路元件与前述复数个导电路之绝缘性树脂所构成,及第2电路元件,与露出于设在前述半导体装置背面的绝缘被膜之电极连接。49.如申请专利范围第47项或第48项之半导体模组,其中,前述第1电路元件以及/或者前述第2电路元件,系从电晶体、二极体、积体电路IC(Integrated Circuit)晶片、晶片电组器、晶片电阻、晶片尺寸封装CSP(Chip Size Package)或球格阵列BGA(Ball Grid Array)型的半导体封装方法中至少选择其中一种。50.如申请专利范围第47项或第48项之半导体模组,其中,前述半导体装置系具有由复数个电路元件、配线、电气连接部分所构成的电极,将前述半导体装置的背面作为支撑机构,安装前述第2电路元件,而构成电路或系统。51.一种半导体模组之制造方法,准备具有:复数个导电路,与前述导电路电气连接之第1电路元件,支撑前述第1电路元件与前述复数个导电路之绝缘性树脂的半导体装置,并且将前述半导体装置的背面作为安装面,并且在露出于半导体装置背面的电极上安装第2电路元件。52.一种半导体模组之制造方法,准备具有:复数个导电路,与前述导电路电气连接之第1电路元件,支撑前述第1电路元件与前述复数个导电路之绝缘性树脂的半导体装置,并且将绝缘被胺设在前述半导体装置的背面,并在露出于前述绝缘被膜的电极上安装第2电路元件。53.如申请专利范围第51项或第52项之半导体模组之制造方法,其中,前述第1电路元件以及/或者前述第2电路元件,系从电晶体、二极体、IC晶片、晶片电容器、晶片电阻、晶片尺寸封装CSP或球格阵列BGA型的半导体封装方法中至少选择其中一种。54.如申请专利范围第51项或第52项之半导体模组之制造方法,其中,前述半导体装置系具有由复数个第1电路元件、配线、电气连接部分所构成的电极,将前述半导体装置的背面作为支撑机构,藉由安装前述第2电路元件,而构成电路或系统。55.一种基板模组之制造方法,准备将复数个电路元件及前述电路元件电气连接之配线藉由绝缘树脂而内装之基板,并且在露出于前述基板一方之面,与前述配线电气连接之安装用电极上安装前述电路元件与另一电路元件。56.一种基板模组之制造方法,准备将复数个电路元件及前述电路元件电气连接之配线藉由绝缘树脂而内装之基板,并且将绝缘被膜设在前述基板一方之面上,在露出于前述绝缘被膜,与前述配线电气连接之安装用电极上安装前述电路元件与另一电路元件。57.如申请专利范围第55项或第56项之基板模组之制造方法,其中,前述电路元件以及/或者前述另一电路元件,系从电晶体、二极体、IC晶片、晶片电容器、晶片电阻、晶片尺寸封装CSP或球格阵列BGA型的半导体封装方法中至少选择其中一种。58.如申请专利范围第55项或第56项之基板模组之制造方法,其中,前述基板系具有由复数个电路元件、配线、电气连接部分所构成的电极,将前述基板的一面作为支撑机构,藉由安装前述另一电路元件,而构成电路或系统。图式简单说明:第1图(A)、(B)、(C)说明本发明之电路装置之图。第2图(A)、(B)、(C)、(D)说明本发明之电路装置之图。第3图说明本发明之电路装置之制造方法之图。第4图说明本发明之电路装置之制造方法之图。第5图(A)、(B)说明本发明之电路装置之制造方法之图。第6图说明本发明之电路装置之制造方法之图。第7图说明本发明之电路装置之制造方法之图。第8图说明本发明之电路装置之图。第9图说明本发明之电路装置之制造方法之图。第10图说明本发明之电路装置之制造方法之图。第11图说明本发明之电路装置之制造方法之图。第12图说明本发明之电路装置之制造方法之图。第13图说明本发明之电路装置之制造方法之图。第14图说明本发明之电路装置之制造方法之图。第15图说明本发明之电路装置之制造方法之图。第16图说明本发明之电路装置之制造方法之图。第17图说明本发明之电路装置之制造方法之图。第18图说明本发明之电路装置之制造方法之图。第19图说明本发明之电路装置之制造方法之图。第20图说明本发明之电路装置之制造方法之图。第21图说明本发明之电路装置之图。第22图说明本发明之电路装置之图。第23图(A)、(B)说明本发明之电路装置之安装方法之图。第24图说明以往之电路装置之安装构造之图。第25图说明以往之电路装置之图。第26图(A)至(D)说明以往之电路装置之制造方法之图。第27图说明以往与本发明之电路装置之制造方法之图。第28图以往与本发明之电路装置所用的IC电路之图型图。第29图说明半导体制造厂与安装制造厂之位置关系之图。 |
